Electronique 2009 - 2010


ELECTRONIQUE NUMERIQUE

CORRIGES

EISTI Guy Almouzni


Corrigé TD Electronique n' 10 | TAlgebre de Boole - Logique Combinatoire M


TD1 Logique Combinatoire1





主共X统

| BA | 0 | 1 | |
|----|---|----|-------|
| 0 | 1 | 0 | |
| 1 | 0 | 0 | |
| | ζ | ĀB | = A+B |










$$e) NOR: A,B \rightarrow \overline{A+B}$$

$$A \longrightarrow \overline{A}$$

$$\overline{A+B}$$

TD 1 CORRIGE. LOGIQUE COMBINATOIRE 1

4. Synthèse d'un système logique combinatoire



5. Synthèse d'une Fonction logique


d'où:
$$s = \overline{abc} + a\overline{bc} + ab\overline{c} + abc$$

Simplification de S:

- algébrique :
$$s = c(\overline{a}b + a\overline{b}) + abc = c(a \oplus b) + abc$$

- graphique (Karnaugh) :
$$s = ab + bc + ab$$

6. Réalisation d'une fonction logique à l'aide de portes NAND exclusivement



TD 1 Corrigé. 1

TD 1 ANNEXE CORRIGE. LOGIQUE COMBINATOIRE 1

1. Analyse d'un système logique combinatoire

- Expression de S: $S = (\overline{a_0 \oplus b_0}).(\overline{a_1 \oplus b_1}).(\overline{a_2 \oplus b_2}).(\overline{a_3 \oplus b_3})$

ou: $S = (a_0 \odot b_0).(a_1 \odot b_1).(a_2 \odot b_2).(a_3 \odot b_3)$

- Rôle du montage comparateur :

Détecter l'égalité des 2 mots binaires de 4 bits : $A = a_3 a_2 a_1 a_0$ et : $B = b_3 b_2 b_1 b_0$

2. Simplification d'une fonction logique

| S CD AB | 00 | 01 | 11 | 10 |
|-------------|----|----|-----|----------|
| 00 | 0 | 0 | 1 | 1 |
| 01 | 1 | 1 | 0 | 0 |
| 11 | X | X | X | X |
| 10 | 0 | 0 | / X | <u>X</u> |

S = BC + BC


 $S = B \oplus C$

TD 1 Corrigé.


TP 1 CORRIGE. LOGIQUE COMBINATOIRE 1

4. Etude Expérimentale

4.3. Facultatif - Réalisation d'une fonction logique à l'aide de portes NOR exclusivement



TP 1 Corrigé.





30 Il seule

table de Décodage

Sec.

Representation Symbolique





(5) Multiplier par 2 = Décaler le mot binaire vers la ganche droite

Diviser par 2 = this time de la partie d

NXZ

b.2 = 2xb2'

Les bit intiduit pur décalage étant à 0.

Par besoin de faire la table de transcocage, il suffer de prendre les bits


décalés de 1 cran:

(MSB-)A S Y = B C Z = C


o) iden gre skis(1) 7.
mars les 6 dernières
ligner sont indéfinles (x)
pour a b c de J


| 102000 40 | | | |
|-----------|-----------|-----|---|
| A | B | CD | abcdegg |
| 0 0 | 0 | 00 | 111110 |
| | ide | m — | iden - |
| 91 | 0 | 0 1 | 1111011 |
| ABCDE | 0 0 1 1 1 | 10 | ×××××× ××××××× ××××××× ××××××× |

| | | (| 6) | | , , | | ` | | | | | | | , |
|---|-----|----|----|----|------|---|----------|----|---|----|----|----|-----|------|
| | 4 | | NI | BC | ebu. |) | ۶. پر | | | / | 11 | 75 | egn | ents |
| | · N | TA | B | C | | | a | 10 | c | 1 | le | TP | 19 | 1 |
| | 0 | 0 | 0 | 0 | 0 | | 1 | 1 | 1 | -1 | 1 | Ti | 6 | 1 |
| | 1 | 0 | 0 | 0 | 11 | 4 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | - |
| | 2 | 0 | 0 | 1 | 0 | | 1 | 1 | 0 | 1 | 1 | 0 | | 1 |
| | 13 | 0 | 0 | 1 | 1 | | 1 | 1 | 1 | 1 | 0 | 0 | 1 | l |
| | 3 | 0 | Ti | 0 | 0 | 1 | 0 | 1 | 1 | O | 0 | 1 | | |
| | 15 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | l | i | 0 | 1 | 1 | |
| | 6 | 0 | 1 | 1 | 0 | | 1 | 0 | 1 | 1 | 1 | 1 | 1 | |
| | 7 | 0 | - | 1 | 1 | İ | 1 | 1 | 1 | 0 | 0 | 0 | 0 | |
| | 8 | 1 | 0 | 0 | 0 | T | 1 | ł | 1 | 1 | 1 | 1 | 1 | |
| Į | 3 | | 0 | O | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | |
| 1 | Á | 1 | 0 | (| U | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | |
| 1 | B | 1 | 0 | 1 | | - | 0 | 0 | 1 | 1 | 1 | 11 | Ī | 16 |
| 1 | C | | 1 | 0 | 0 | T | 1 | 0 | 0 | 1 | 11 | 11 | 0 | |
| 1 | ۵ | 1 | 1 | 0 | 1 | | 0 | I | 1 | 1 | 1 | 0 | 1 | |
| - | E | | 1 | 7 | 0 | | 1 | 0 | Э | 1 | 1 | 1 | | |
| 1 | F | | 1 | 1 | 1 | | 1 | 0 | ٥ | 0 | 1 | | 1 | |





P. State of














B= b, b, b, b

23 B 2 B 1 BO


78

selection

Soit un mot binaire $D = d_3 d_2 d_1 d_0$ disponible en mode parallèle, c'est-à-dire sur quatre sils, chaque sil étant affecté à un élément binaire du

Jonversion parallèle-série

et enfin d3. Ceci revient à sélectionner (ou à aiguiller) l'un des éléments binaires de Dsur le fil unique de sortie série. Le multiplexeur est capable Pour transmettre les éléments binaires en série, c'est-à-dire les uns à la suite des autres sur un seul fil, il faut d'abord transmettre d, puis d, puis d2 d'essectuer cette tâche si les combinaisons correspondantes sont placées successivement sur les commandes de sélection.



E Génération de fonctions


Toute fonction logique combinatoire peutse mettre sous forme canonique (cf. § 2.2.1, théorèmes d'expansion de Shannon). Par exemple, une fonction de deux variables A et B se développe suivant l'expression

= ; et $A(B) = \overline{A} \overline{B} f(0,0) + \overline{A} \overline{B} f(0,1) + A \overline{B} f(1,0) + A B f(1,1)$ est la valeur particylière de la fonction logique lorsque où =

Un multiplexeur's quatre entrées, donc deux commandes, délivre une ie S reliée aux commandes C1 Co par la relation sort

et //A,B), C, et A, C, et B, les valeurs des batrées du martiplexeur et celles de la fonction. En comparant les deux relations précédentes, il es Nacile de voir qu'il ossible de réaliser toutes les fonctions de deux variables en identifiant S $\leftarrow C_1C_0E_3$ 4 C1C6E2 S = C1 Co Eo + C1 Co Ex est

Les entrées de sélection du multiplexeur sont alors les variables de la sondtion, et les entrées du multiplexeur permettent de sèlectionner la sonction à réaliser.



19 Jentie de donnée


DE 11 1X

entrava A1

s s s s saties

4.5 Le Démultiplaxent

(Représentation) Symbolique 12453 Realisation;




Les circuits intégrés

combinatoires

La structure de l'additionneur de deux nombres est alors répétitive. Une cellule élémentaire peut donc être utilisée pour chaque poids. Elle est appelée additionneur complet. L'addition globale est réalisée par la mise en cascade des cellules au sens des retenues.

L'additionneur complet est défini par la table de vérité ci-après :



W

Cette solution est intéressante d'un point de vue du matériel parce que répétitive. Par contre, comme le résultat d'une addition ne peut pas être obtenu instantanément, le temps maximum mis pour obtenir le résultat est directement proportionnel au nombre d'additionneurs. En effet, après le premier temps de calcul la retenue r_1 est appliquée au second additionneur. Ce n'est qu'après le second temps de calcul que la retenue r_2 est délivrée et ainsi de suite, jusqu'au dernier additionneur. Pour cette raison, l'addition ainsi réalisée porte le nom d'« additionneur à propagation de la retenue » ou « additionneur à retenue série ».

toutes les retenues en parallèle, directement à partir des données sans même calculer les sommes partielles. Le circuit ainsi réalisé est alors appelé « additionneur à retenue anticipée ».

En reprenant le tableau de Karnaugh relatif au calcul de la retenue il vient :


 $r_{i+1} = a_i b_i + r_i (a_i + b_i)$

 $r_{i+1} = a_i b_i + r_i (a_i \oplus b_i)$

Ce qui donne le schéma:

= a + + b + F

Afin d'éviter des temps de calcul cumulatifs, il ne faut pas utiliser la relation en tant que relation de récurrence, c'est-à-dire qu'il ne faut pas utiliser un résultat de calcul pour le calcul suivant. Il faut systématiquement recalculer chaque terme, ce qui donne en posant $S_i = a_i + b_i$ et $P_i = a_i b_i$:



E

L'addition de deux nombres de n éléments binaires nécessite n additionneurs complets, la retenue appliquée sur les plus faibles poids est nulle et chaque retenue calculée est appliquée au chiffre de poids immédiatement

13

supérieur.

combinatoires

Les circuits intégrés

拉斯森市

Et ainsi de suite:

 $r_2 = P_1 + r_1 S_1 = P_1 + (P_0 + r_0 S_0) S_1$ $r_2 = P_1 + P_0 S_1 + r_0 S_0 S_1$

De même:

25

7.4

·#.

$$r_3 = P_2 + r_2 S_2 = P_2 + (p_1 + p_0 S_1 + r_0 S_0 S_1) S_2$$

$$= P_2 + p_1 S_2 + r_0 S_0 S_1 S_2$$

 $r_4 = p_3 + r_3 S_3$ = $p_3 + p_2 S_3 + p_1 S_2 S_3 + p_0 S_1 S_2 S_3 + r_0 S_0 S_1 S_2 S_3$

On constate que les temps de calcul des retenues sont tous égaux. Ils correspondent au temps de transit de l'information dans une porte ET (τ_1) pas son temps de transit).

La structure d'un additionneur quatre éléments binaires utilisant la technique de calcul anticipé des retenues est la suivante:

£

સ


25

ď

ه که

å

1



~

જ

Afin d'illustrer le gain apporté par le principe de la retenue anticipée, le de formats donne les temps de calcul pour une addition de deux nombres

-menalen de Parife On appelle n. Les circuits intégrés

92

| Temps de calcul en nS (logique TTL série N) | | avec un additionneur 4 bits intégrés | avec utilisation d'un généra- teur de retenue | avec deux générateurs de retenue en cascade |
|---|---------------------------------|--------------------------------------|--|---|
| ul en nS (logic | Retenue anticipée | 24 | 36 | , 09 |
| Temps de calc | Propagation de la retenue | 24 | 36 48 60 | 192 |
| Format | de chaque nombre en bits | 4 0 | | 40 |

nombres et éventuellement d'indiquer le nombre le plus grand ou le plus Un comparateur est un dispositif capable de détecter l'égalité de deuxlatole en con I + arithmet 1110=1+0110 12.462 Soustraction Por Se ramene a LE COMPARATEUR

Principe

Pour effectuer la comparaison de deux nombres, deux techniques sont couramment utilisées :

La soustraction des deux nombres. Si le résultat de l'opération A-Best positif, cela signifie que A est supérieur à B. Si le résultat est nul, les deux nombres sont égaux.

la plupart des circuits intégrés commercialisés. La comparaison s'effectue - Une comparaison bit à bit. C'est cette méthode qui est utilisée dans poids à poids en commençant par le chiffre le plus significatif.

supérieur à B si son élément binaire le plus significatif (MSB) est supérieur à celui de B. Si ces deux éléments binaires sont égaux, la supériorité (ou l'insériorité) ne peut être déterminée que par l'examen des bits de poids Les nombres A et B ayant le même format, le nombre A est forcément immédiatement inférieur et ainsi de suite.

L'examen des poids successifs s'arrêle dès que l'un des éléments binaires est supérieur ou inférieur à l'autre. Les deux nombres A et B sont égaux si, après avoir examiné tous les éléments binaires, il n'a pas été détecté de supériorité ou d'infériorité.

combinatoires

Comparateur donnant l'égalité de deux nombres

les chiffres sont égaux deux à deux. Pour détecter l'égalité de deux éléments binaires, un opérateur OU exclusif complémenté est indispensable. Un C'est le comparateur le plus simple. Deux nombres sont égaux si tous opérateur ET indique la simultanéité de toutes les inégalités partielles.

de quatre éléments binaires chacun, Soient deux nombres A et $A = a_3a_2a_1a_0$ et $B = b_3b_2b_1b_0$:

= $B \text{ si } (A_3 = b_3) \text{ ET } (a_2 = b_2) \text{ ET } (a_1 = b_1) \text{ ET } (a_0 = b_0)$

Ce qui donne le schéma :

A = B


Comparateur complet

Par analogie avec l'additionneur, la conception d'un comparateur complet pour des nombres de quatre éléments binaires peut se saire de deux façons différentes. - Première solution: En cascade, c'est-à-dire avec propagation des égalités pautielles. Les poids de A et de B sont comparés en commençant par le plus élevé. La comparaison sur les poids faibles ne peut être faite que si tous les bits de poids plus élevés sont égaux deux à deux.

atb= ab +ab= acb rapped: 1 a + a b + a b O le mot a sume parite parse n'e nombre de l'est pair. You de vendre les hanominions nérique plus robustes au bruit, or adjoint sur bit à tous les mots trausmis. Le bit, dit de parilé est doir de façon à coque le mot complet forme du mot et du bit de parité sort pala Ritz Parite Genére Le principe utilier pour générer ce bit de parité rapise sur la propriété du 00 on appelle parite of un mot binaire of le mombre de 1 contemus dans ce mot 12.4 6.4. Généraleur de Parité

)话:


(Dectamoiatif) = M2 (m, mo + m, mo) + m2 (m, mo + m, mo) = mg (mo @ mi) + mg (mo @ mi) Mo & M & ME 11 ×



Solution des


a de la constante de la consta


Autre solution k, dépend des quatre élèments binaires du message. Le tableau de Karnaugh correspondant est rempli à partir du code de Hamming.




 $k_1 = m_1 \overline{m}_2 \overline{m}_4 + m_1 m_2 m_4 + \overline{m}_1 m_2 \overline{m}_4 + \overline{m}_1 \overline{m}_2 m_4$ $k_1 = m_1 \oplus m_2 \oplus m_4$

k2 résulte du test de parité sur les éléments binaires 3. 6. 7. d'où :








exercices

2°) Il y a deux solutions:

a) Fabriquer k_1 à partir de m_1 , m_2 et m_4 et comparer avec k_1 reçu de façon que $T_1=0$ si $k_1=k_1'$ (et $T_1=1$ si $k_1=k_1'$); d'où le schéma :



b) Calculer T_1 à partir des diffèrentes possibilités de $m_1m_2m_4k_1$ (eb 1, 3, 5 et 7).

| | | | 2 | | 325 |
|---------------------|-------------------------------------|------|----------------|--|-----|
| | | | Y Tal | N. A. S. | |
| | | | *** | | _ |
| | | | Y at | The course was | - |
| | | | ž | | |
| | | | A | Marine Marine TA | _ |
| | | | | 1 | |
| | | | 8 | man - land | Ξ |
| | .5 | Z | 1. 1. | A | = |
| | pair impair | myma | | | |
| | nombre de 1 pair nombre de 1 imp | | | | |
| | e e | | | | |
| | 5 5 | | | | |
| | 五百 | | ž. | | |
| | 1 5 5 | | ar Year | . Ye we see | = |
| 7, | 00 | -00 | Visit Services | | - |
| 4 | | | En . In. | · hme | - |
| 114 | 0 | 0-0 | - | | _ |
| , m ₂ | 00 | 00- | C Y" | | _ |
| | | | | | _ |
| 1111 | 0000 | · | - L. h. L. | The second second | - |
| K_1 | 0000 | 000 | C v v | To the me | _ |
| ~ | | | | | |
| | | | | | |

Ici toutes les combinaisons sont prévues. Certaines sont impossibles s'il n'y a qu'une seule erreur. Les 1 placés en diagonale indiquent une solution comportant des OU exclusifs.

$$T_1 = k_1 \oplus m_1 \oplus m_2 \oplus m_4$$

$$T_2 = m_1 \oplus m_3 \oplus m_4 \oplus k_2$$

De même


$$T_3 = m_2 \oplus m_3 \oplus m_4 \oplus k_3$$

No.

Le schéma est identique à celui de l'émetteur auquel on ajoute trois OU exclusifs.

 3°) $(T_3T_2T_1)_2$ indique le numéro de l'élément binaire erroné, donc celui qu'il saut corriger. La correction consiste simplement à changer l'élément binaire faux à l'aide d'un circuit complément.

Le OU exclusif permet d'être soit un circuit transparent soit un circuit inverseur suivant sa commande.



Il n'est pas utile de corriger les éléments de contrôle.

Cc = 0 = pro dimerium de b ; c=1 = jiverium du bit b), on utilise un circuit overcluig. Rapped: Pour inverser un bit 6 selor une commande c

$$\sqrt{z4}$$
 $= 5 = b\theta c = 6c + 5c$
 $|c=0: s=b|$

Bibliographie

Boole G., The Mathemalical Analysis of Logic, Çambridge (réédité par Blackwell,

Boole G., An Investigation of the Laws of Thought, Londres (réédité par Dover

Karnaugh M., «The Map Method of Synthesis of Combinational Logic Circuits », Communications and Electronics, n° 9, November 1953, p. 593-599.

McCluskey E.J. Jr., « Minimization of Boolean Functions », Bell System Technical

Journal, vol. 35, November 1958, p. 14/7-1444.

Techniques for Computing Systems Spartan Books Co. 1962, p. 9-46. McCluskey E.J. Jr., Introduction to the Theory of Switching, McGraw-Hill Book Co, McCluskey E.J. Jr., « Transients in Combinational Logic Circuits », Redundancy

McCluskey E.J. Jr. and Bartee T.C., A Survey of Switching Circuits Theory, McGraw-Hill Book Co, New York, 1962.

McCluskey E.J. Jr. and Schor, H., « Essential Multiple Output Prime Implicants », Proceeding of the Symposium on the Mantematical Theory of Automata, 1962,

Polytechnic Press of the Polytechnic Institute of Brooklyn, New York, p. 437-457. Quine W.V., « The Problem of Simplifying Truth Functions », Am. Math. Monthly,

Quine W.V.. « A Way to Simplify Truth Functions », Am. Math. Monthly, vol. 62,

November 1955, p/627-631. Quine W.V., «On Cores and Prime Implicants of Truth Functions », Am. Math. Monthly, vol. 6\,\varepsilon\, November 1959, p. 755-760.

Shannon C.E., «A Symbolic Analysis of Relay and Switching Circuits », Transactions of the AIEE/vol. 57, 1938, p. 713-723.

Shannon C.E., « The Synthesis of Two-Terminal Switching Circuits », Bell System Tison P., & Recherche de termes premiers d'une sonction booléenne, », Automatisme, Technical/Journal, vol. 28, 1949, p. 59-98.

f. Théorie des consensus et algorithmes de recherche des bases premières, Colloque d'algèbre de Boole, Grenoble, janvier 1965. tome JK, nº 1, janvier 1964. Tison P

fison P., « Algèbre booléenne : théorie des consensus. Recherche des bases premières d'une fonction booléenne », Automatisme, tome X, n° 6, juin 1965.

leith E.W., « A Chart Method for Simplifying Truth Functions », Proc. ACM, May

TD 2 CORRIGE. LOGIQUE COMBINATOIRE 2


Transmission

3. Construction d'un code détecteur d'erreur

$$a) \ k_1 = \overline{m_2 \oplus m_1 \oplus m_0}$$


b)
$$d = \overline{m'_1 \oplus m'_1 \oplus m'_0 \oplus k_1}$$


TD 2 Corrrigé.



| an | bn | Sn | Kn |
|----|----|----|----|
| G | 0 | 0 | 0 |
| 0 | 1 | 1. | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| | | | |


| She and | |
|---------|------------------------|
| Sn=and | bn car = a, b, + a, b, |
| 70 1 | En a |





| 6) | additionneur | 3 | ato |
|----|--------------|---|-----|
| | | | |


| an | bn | 6 6 | Sn | B (1) |
|----|----------------|------------|-----|--------------|
| 0 | 0 | 0 | 0 | 0 |
| l | 0 | 0 | 1 | 0 |
| 0 | . 1 | 0 | 1 - | 0 |
| ١ | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 1 | | 0 |
| 1 | 0 | 1 1 | 0 | 1 |
| O | 1 | 1 | 0 | -1 |
| ١. | ١ | 1 , (| lı | 1 1 |




Sn=abn + abn + c(ab + abn)

Sn=abn + abn + c(ab + abn)

Sn=abn 00 01 | C





To B. Rolanby Kribnantanbon

The andrust Ka (an + bn)

en regroupant an mari, or n'a pas le ou es clusif:

 $r_n = a_n b_n + b_n r_{n-1} + a_n r_{n-1}$ $\Rightarrow r_n = a_n b_n + r_{n-1} - (a_n + b_n)$


transcodeur BCD. Affichage Thequents

un afficheur feut afficher des nombres affant de 0 à 9.


· Pour coder lo chiffres, it faut au moins 4 lets: 23=8 × 10

| TA | B | <u> </u> | + D | Ţ | | | | | | | 2 | 4=16; | > 10 |
|----------|---------|----------|-------------|------------|------------|---------------------|-----------|-----------|------------|---------------------|-----------|-------|------|
| - | B | 4 | | N | a | Ь | C | d | e | f | g | | |
| 00000000 | 000000 | 000000- | 0-0-0-0-0-6 | 0123456789 | 1011011111 | 7 1 7 7 7 7 6 7 7 1 | 110111111 | 101101101 | 1010001010 | 1 0 0 0 1 1 1 0 1 1 | 001111011 | • | |
| 1 | 0 0 1 1 | 0001 | 0-0-0- | ABXDEF | | | (lan | AR AR | CDIO | 0 0 | 1 | 10 | ľ |

le segment Ma:



Representation symbolique:



TP Electronique nº Corrigée Logique Combinatoire (2). Multiphereur-Démultiplexeur

3. Etade théorique 3.0. Horlage;

* Algine des leup: instant où inspasse de 0 à E: t = 0: conadrive $= U_1$ $U_2 = E$ C se charge à E à havers R avecomme $(.i.: u_e(0) = v_e(0))$ $I_1 = C$ $I_2 = C$ $I_3 = C$ $I_4 =$

de dine des temps : cholant où us posse de E à 0 : € t=0 : on a alors : U = U2


$$e^{t_1}$$


$$T_{H} = C \left|_{n} \frac{U_{2}(U_{1}-E)}{U_{1}(U_{2}-E)}\right|$$


or Rapport cyclique:
$$R_o = \frac{t_1}{T_H} = \frac{1}{2}$$
 $\rightarrow \frac{\sum l_n \left(\frac{\upsilon_1 - \varepsilon}{\upsilon_2 - \varepsilon}\right)}{\sum l_n \left(\frac{\upsilon_2(\upsilon_1 - \varepsilon)}{\upsilon_1(\upsilon_2 - \varepsilon)}\right)} = \frac{1}{2}$

$$\rightarrow \left(\frac{U_{i}-E}{U_{\ell}-E}\right)^{\ell} = \frac{U_{\ell}}{U_{i}}\left(\frac{U_{i}-E}{U_{\ell}-E}\right) \rightarrow \frac{U_{i}-E}{U_{\ell}-E} = \frac{U_{\ell}}{U_{i}}$$


$$\longrightarrow \left[U_{1}\left(U_{1}-E\right) =U_{2}\left(U_{2}-E\right) \right]$$








A desne la régience suivante pour les adresses A, A.o.:



A1: division par 2 de Ao.

Si Ao représente l'horloge de la basale Dégénérant An, il suffit
d'une part de complémenter l'horloge can on voit que le changement
d'état de An a liter pour un front descendant de Ao, et d'autre part
d'état de An a liter pour un front descendant de D, can à chaque
d'envoyer la sortie à de la bascul D en entrée de D, can à chaque
l'envoyer la sortie à de la bascul D en entrée de D, can à chaque
front descendant de l'horloge Ao, An change d'état on a donc le
front descendant de l'horloge Ao, An change d'étre pris quelcouque)
schéma suivant: (l'état initial de la bascule à pout être pris quelcouque)









Table de vérité:
$$\begin{array}{c|c}
A_1 A_0 & D_1 \\
\hline
0 & 0 & D_0 = e \\
0 & 1 & D_1 = e \\
1 & 0 & D_2 = e \\
1 & 1 & D_3 = e
\end{array}$$









| 4. Et nde cofférimentale |
|--|
| 4. Et note vag ever de A. A. A. Do Les Let Lo chantent à la micre fréquence |
| , I/ DV |
| -10/ |
| |
| 25 a) Or vérifie que si. A, Ao = 00, les LEDS L et Lo clignotent ensemble. De multiplexens = 10, |
| =10, |
| 4.6.1. Affichage d'un digit: 4.6.1. Affichage d'un digit: Avec le Transcodem TTL 7447, ma: -pin 5: RBi = 1 (affichage de \$) -pin 3: LT = 1 (test des sorties) sorties complémentées 27 |







TD 3 CORRIGE. LOGIQUE SEQUENTIELLE 1

3. Bascule RS à entrées complémentées


\boldsymbol{x} m

COMMENTAIRES

| $x = \overline{R}$ | $y = \overline{S}$ | $m = Q_n$ | Fonction |
|--------------------|--------------------|-----------|-----------------------|
| 1 | 1 | Q_{n-1} | Mémorisation |
| 0 | 1 | 0 | RESET (Mise à 0 de Q) |
| 1 | 0 | 1 | SET (Mise à 1 de Q) |
| 0 | 0 | | Combinaison interdite |

Application anti-rebond de la bascule RS

4. Système séquentiel L'état initial des bascules *JK* est l'état 0 :





1 TD 3 Corrigé.

TD 3 ANNEXE CORRIGE. LOGIQUE SEQUENTIELLE 1

1. Détection synchrone d'une séquence (serrure électronique)

- 1. Solution à logique câblée (1)
 - **1.1.** Les bascules ont un état initial bas : A = 0, B = 0






 $Z = B L \overline{A} H$ Solution à logique sâblée (2)

2. Solution à logique câblée (2)

2.1.




2.2.

| Avantage 1 | Avantage 2 |
|---|---|
| La séquence à détecter est programmable, par exemple à l'aide de commutateurs (switches) mécaniques, et peut être modifiée à volonté. | • Le circuit peut être étendu à un nombre quelconque de bits de la séquence à décoder, en allongeant le registre à décalage et le circuit de décodage. |

3. Solution à logique programmée

simple détection d'une séquence.

3.1.



3.2.


Avantage • Le programme logé dans le microcontrôleur peut être modifié pour réaliser d'autres opérations que la

TD 3 Corrigé.

TP 3 CORRIGE. LOGIQUE SEQUENTIELLE 1

3. Bascules JK (1)

L'état initial $Q_1Q_0 = 00$ est obtenu (câblage uniquement) en envoyant V au Reset des bascules, le Set étant à 0: (en simulation, ne pas câbler les entrées R et S revient à initialiser à $Q_1Q_0 = 00$).



- On a un compteur par 3:


$$Q_1Q_0 = \ 00 \ \rightarrow Q_1Q_0 = \ 01 \ \rightarrow \ Q_1Q_0 = \ 10 \ \rightarrow \ Q_1Q_0 = \ 00 \ \rightarrow \ \dots$$

Avec l'initialisation $Q_1Q_0 = 11$, on a : $Q_1Q_0 = 11 \rightarrow Q_1Q_0 = 00 \rightarrow Q_1Q_0 = 01 \rightarrow Q_1Q_0 = 10 \rightarrow Q_1Q_0 = 00 \rightarrow ...$


Le montage est autocorrecteur.


4. Bascules JK (2)


L'état initial $Q_1Q_0=11$ est obtenu (câblage uniquement) en envoyant V au Set des bascules, le Reset étant à 0: (en simulation, ne pas câbler les entrées R et S revient à initialiser à $Q_1Q_0=00$).





TP 3 Corrigé.





















| | able des étals: | | | | | | | |
|--------------------|---------------------------------------|-------------|-----------|---|---------------|--------------|-------------|---|
| | are ses etats. | 73722 | * * . ` | | 1 1900 1 1500 | | | |
| | | 1 1 | 2 7 | | £ . | 9, 98 | 1 | o cases |
| | | 2 3 | 2 | | | 0 0 | | des not |
| | | 3 3 | 4 | | 7 | 0 0 | de | |
| | | 5 5 | | | 6 | 00 | (co | es chaffe |
| | | 7 7 | 7 5 | | 16 | 10 | Ma | porto que |
| | 4 - 4 | | | | | 01 | | que hous |
| | les autres | 6 et 7 1204 | | a ax | cim. | an Eio | | 02 |
| | V: (A) | hour f | E Ca | equir | | 2 | | |
| | 3 | 1 1 1 | Vou | 7.4 | h res | strik | suis fal | Can: |
| 11-15-15 Pro- 11-1 | own delats | 12 | | 2 3 | 2 1 2 X 2 | * | 14.5 | |
| | i. | 12 | | | | | | |
| G : | | 33 | | | | | | 20 13 20 15 15 15 15 15 15 15 15 15 15 15 15 15 |
| 8 | | 2.3 | | | 大意义 | | | |
| | | 2.5 | | | | | | |
| 9 H | · · · · · · · · · · · · · · · · · · · | 34 | | | | | | |
| | | 19.51 | | | | | | |
| 19 | eq. m 1.3 eq | | | ndition | 100 | | | |
| 1 | Then 3 | 4267 ha | Marie S | | | synlolis | far w | |
| | 1.2 1 | ush eg | Dige | 1 1 A | | eg a au | ur ante | |
| 2 | Moh ey. ca | | eg: | ## | | | | - E |
| | 215 men | as sporte | a ce | 9 1 l | part es | . de le | rece qu | els la |
| 14 1 | 5 how ey. | | then 7 | (A | encado | | | 100000 |
| | | | CLEWIT. | | 1 la | 1 3 5 | | 2/1. |
| | | elala 2-3 e | misalant | | | | 3 | X |
| | | | miralente | | | ## | | |
| | | | | | | | | |
| | - Anna Marian | | | - many | | | | |









Jo Ko 1 K 42 = Q2 41 Qi ex han electrique 3 boules: A, B, C go on pour solect P. School carier des charges T. : Contact le contret notwork to un poure orace Pet Q : you. log ques : devie Ticonlate alt. au nepos Jamage de tras il mercial > A, B, B, C

TD 4 CORRIGE. LOGIQUE SEQUENTIELLE 2

3. Compteurs synchrones en anneau et non bouclé (Analyse)

1. Compteur en anneau à bascules JK

| | Résultat | Commentaires |
|----|---|---|
| 1. | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ | |
| 2. | DCBA 0001 1000 0100 | Compteur modulo 4 câblé en registre à décalage |
| 3. | Etat actuel Etat futur DCBA DCBA 0000 0000 0000 0010 0010 0100 0010 0100 0100 1000 0101 1000 0101 1000 0001 1000 1000 0001 1010 0101 1010 0100 1101 0100 1101 0001 1111 0000 | Le tableau est beaucoup plus vite rempli si on a remarqué que le compteur est un registre à décalage propageant un 0 si l'entrée est un 0, et une inversion de l'état si l'entrée est un 1 : $ DCBA $ $ D'C'B'A' $ $ DCBA $ $ DCCBA $ $ DCCBA $ $ DCCC'B'A' $ $ DCCC'B'A' $ |
| 4. | NON | L'état hors cycle $DCBA = 0000$ par exemple, ne peut être ramené dans le cycle normal : il boucle sur lui-même: $DCBA = 0000 \rightarrow 0000$ Autre contre-exemple : l'état hors cycle $DCBA = 0101$ ne peut être corrigé : il boucle sur lui-même : $DCBA = 0101 \rightarrow 1010 \rightarrow 0101$ |

2. Compteur en anneau à bascules D

| | Résultat | Commentaires |
|----|---|---|
| 1. | | |
| 2. | DCBA 0001 0010 1000 0100 | Compteur modulo 4 câblé en registre à décalage |
| 3. | Etat actuel Etat futur DCBA DCBA 0000 0000 0010 0010 0011 0100 0100 1000 0110 1010 0111 1110 0101 1000 0111 1110 1001 001 1001 001 1010 0101 1011 0111 1100 1001 1101 1011 11101 1011 11111 11101 11111 11111 | Le tableau est beaucoup plus vite rempli si on a remarqué que le compteur est un registre à décalage parfait : DCBA DCBA DCBA |
| 4. | NON | L'état hors cycle $DCBA = 0000$ par exemple, ne peut être ramené dans le cycle normal : il boucle sur lui-même: $DCBA = 0000 \rightarrow 0000$ Autre contre-exemple : l'état hors cycle $DCBA = 0011$ ne peut être corrigé : il boucle sur lui-même : $DCBA = 0011 \rightarrow 0110 \rightarrow 1100 \rightarrow 1001 \rightarrow 0011$ |

3. Compteur ouvert à bascules D

| | Résultat | Commentaires |
|----|---|---|
| 1. | | |
| 2. | DCBA 0001 1000 0100 | Compteur modulo 4 câblé en registre à décalage |
| 3. | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ | Le tableau est beaucoup plus vite rempli si on a remarqué que le compteur est un registre à décalage parfait seulement sur les 3 variables C, B, A mais pas $D: A$ devient $D_A = \overline{ABC}$ $D C B A$ $D C B A$ $D C B A$ |
| 4. | OUI | Il n'y a pas de contre-exemple : tout état hors cycle est ramené dans le cycle normal du compteur. |

4. Compteur synchrone (Synthèse)

a) Cycle normal de comptage : $Q_1Q_0 = 00 \rightarrow 01 \rightarrow 11 \rightarrow 00 \rightarrow ...$



Rappel: Table de transitions d'une bascule JK:

| Transition $Q_{n-1} \rightarrow Q_n$ | J K |
|--------------------------------------|-----|
| $0 \rightarrow 0$ | 0 X |
| $0 \rightarrow 1$ | 1 X |
| $1 \rightarrow 1$ | X 0 |
| $1 \rightarrow 0$ | X 1 |

. Table de Karnaugh établissant les entrées $J_0K_0\, de$ la bascule de sortie Q_0 :

| Q_1 Q_0 Q_1 | 0 | 1 |
|-------------------|----|----|
| 0 | 1X | X0 |
| 1 | XX | X1 |


$$\begin{cases} J_0 = 1 \\ K_0 = Q_1 \end{cases}$$

. Table de Karnaugh établissant les entrées J_1K_1 de la bascule de sortie Q_1 :


| J_1K_1 Q_0 Q_1 | 0 | 1 |
|----------------------|----|----|
| 0 | 0X | 1X |
| 1 | XX | X1 |

$$\begin{cases} J_1 = Q_0 \\ K_1 = 1 \end{cases}$$

. Schéma de câblage :




c) L'analyse (chronogramme) montre que l'état successeur de $Q_1Q_0=10$ est $Q_1Q_0=01$: $Q_1Q_0=10 \rightarrow 01$ Le compteur est donc **autocorrecteur**:



d) Si le compteur n'avait pas été autocorrecteur, le rendre autocorrecteur se ferait en reprenant la synthèse *a)* et en éliminant les choix *xx* effectués dans les tables de Karnaugh pour les forcer selon le cycle autocorrigé.


TP 4 CORRIGE. LOGIQUE SEQUENTIELLE 2

3. Compteurs



Le schéma initial (1) peut être remplacé par le schéma (2) identique, mettant en jeu des bascules JK > 0 edge triggered (4027). Si le choix du schéma (1) est fait, l'utilisation de bascules JK > 0 edge triggered (4027) implique d'intercaler avant chaque entrée d'horloge des bascules un circuit inverseur 4049 (même famille CMOS que les bascules JK).

$$\begin{cases} J_0 = \overline{Q}_1 \\ K_0 = 1 \\ H \downarrow \end{cases} \begin{cases} J_1 = Q_0 \\ K_1 = 1 \\ H \downarrow \end{cases} \begin{cases} J_2 = 1 \\ K_2 = 1 \\ Q_1 \downarrow \end{cases}$$



Compteur modulo 6

Etat initial :
$$Q_2Q_1Q_0 = 000$$

Après la 1ère impulsion de H : $Q_2Q_1Q_0 = 001$ Après la 2nde impulsion de H : $Q_2Q_1Q_0 = 010$ Après la 3ème impulsion de H : $Q_2Q_1Q_0 = 100$ Après la 4ème impulsion de H : $Q_2Q_1Q_0 = 101$ Après la 5ème impulsion de H : $Q_2Q_1Q_0 = 110$

Après la 6ème impulsion de H : $Q_2Q_1Q_0 = 000$

... et le cycle recommence

4. Synthèse de Compteur 2 bits

Cycle voulu : $Q_1Q_0 = 00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \rightarrow 00 \rightarrow ...$

Rappel: Table de transitions d'une bascule JK:

| Transition $Q_{n-1} \rightarrow Q_n$ | J | K |
|--------------------------------------|---|---|
| $0 \rightarrow 0$ | 0 | X |
| $0 \rightarrow 1$ | 1 | X |
| 1 → 1 | X | 0 |
| 1 → 0 | X | 1 |

. Table de Karnaugh établissant les entrées J_0K_0 de la bascule de sortie Q_0 :

| J ₀ K ₀ | _ | |
|-------------------------------|----|----|
| Q ₁ Q ₀ | 0 | 1 |
| 0 | 1X | X0 |
| 1 | 0X | X1 |


$$\begin{cases} J_0 = \overline{Q}_1 \\ K_0 = Q_1 \end{cases}$$


. Table de Karnaugh établissant les entrées J₁K₁ de la bascule de sortie Q₁ :

| J_1K_1 | _ | |
|----------|----|----|
| Q_1 | 0 | 1 |
| 0 | 0X | 1X |
| 1 | X1 | X0 |

$$\begin{cases} J_1 = Q_0 \\ K_1 = \overline{Q}_0 \end{cases}$$


. Schéma de câblage :






5. Séquenceur Train électrique

a) Automate des états correspondant à la trajectoire




- b) Synthèse avec des bascules JK synchrones positive edge triggered, permettant de commander les aiguilleurs p et q
- Table des états



- Pas de simplification de la table des états (pas d'états équivalents)
- Variables de sortie des bascules

3 états \rightarrow 2 variables Q_1Q_0



Electronique Numérique

- Tables de Karnaugh des bascules $J_i K_i$

| $J_{_{0}}K_{_{0}}$ trans | ition | l . | l | l . | ı | ı | ı | | So | rties |
|--------------------------|--------------|-----|-----|-----|-----|-----|-----|-----|----|-------|
| état Q_1Q_0 | b a | | | | | | | | p | q |
| 00 | 0X | 1X | | 0X | | | | | 0 | 0 |
| 01 | X0 | X0 | | | | | | X0 | 0 | 1 |
| 11 | X0 | | | X1 | | | | X0 | 1 | X |
| 10 | | | | | | | | | | |
| | 000 a b c | | 110 | 010 | 011 | 111 | 101 | 001 | | |

Non simplification (car trop de variables pour appliquer la méthode de Karnaugh) : $\begin{cases} J_0 = a\,\overline{b}\,\overline{c}\,\overline{Q}_1\,\overline{Q}_0 \\ K_0 = \overline{a}\,\overline{b}\,\overline{c}\,Q_1\,Q_0 \end{cases}$

| J_1 | K_1 transition | | | | 1 | | | | | Sc | orties |
|-------|---|--------------|-----|-----|-----|-----|-----|-----|-----|----|--------|
| | $ \begin{array}{ccc} \text{état} & b \\ Q_1 Q_0 & a \end{array} $ | | | | | | | | | p | q |
| | 00 | 0X | 0X | | 0X | | | | | 0 | 0 |
| | 01 | 0X | 0X | | | | | | 1X | 0 | 1 |
| | 11 | X0 | | | X1 | | | | X0 | 1 | X |
| | 10 | | | | | | | | | | |
| | / | 000 a b c | 100 | 110 | 010 | 011 | 111 | 101 | 001 | | |

Non simplification (car trop de variables pour appliquer la méthode de Karnaugh) : $\begin{cases} J_1 = \overline{a}\,\overline{b}\,c\,\overline{Q}_1\,Q_0 \\ K_1 = \overline{a}\,\overline{b}\,\overline{c}\,Q_1\,Q_0 = K_0 \end{cases}$

- Equation des sorties

$$\begin{array}{c|ccccc} p & q & & & & & \\ & Q_1 & & 0 & & 1 \\ \hline & 0 & & 00 & & 01 \\ \hline & 1 & & XX & & 1X \end{array}$$

 $\begin{array}{c|cccc} p & q & Q_0 & 0 & 1 \\ \hline Q_1 & 0 & 0 & 1 \\ \hline 0 & 00 & 01 \\ \hline 1 & XX & 1X \\ \end{array}$ Après simplification : $\begin{cases} p = Q_1 \\ q = Q_0 \end{cases}$

TD 5 CORRIGE. VHDL

- **1. Programme VHDL des Opérateurs fondamentaux : NON, ET, OU** Voir livre VHDL (Meaudre & all ...).
- **2. Programme VHDL de l'Opérateur OU exclusif** Voir livre VHDL (Meaudre & all ...).
- 3. Programme VHDL d'un Multiplexeur $2 \rightarrow 1$ Voir livre VHDL (Meaudre & all ...).
- **4. Programme VHDL d'une Bascule D latch** Voir livre VHDL (Meaudre & all ...).

-- operateur ou

Opérateurs élémentaires

Descriptions

50

W

@44-747: Ope a Few bondamentaux: NON,

20

ㅁ

NON

Figure III-5

Circuits numériques et synthèse logique

Description en VHDL

Des tautologies

Les exemples de code source VHDL ci-dessous ne nous apprennent rien sur les propriétés des opérateurs concernés, ils nous montrent l'aspect d'un programme VHDL et nous rappellent que les opérations NON, ET et OU sont définies sur les objets de type BIT comme sur ceux de type BOOLEAN, avec une convention logique positive ($1 \equiv \text{TRUE}$, $0 \equiv \text{FALSE}$)

-- inverseur (ceci est un commentaire) PORT (e : IN BIT ; -- les entrees ENTITY inverseur IS

s : OUT BIT); -- les sorties

END inverseur;

ARCHITECTURE pleonasme OF inverseur IS BEGIN

de même ;

END pleonasme;

s <= NOT e;

PORT (el, e2 : IN BIT; -- operateur ET ENTITY et IS

BIT); ruo : s END et;

ARCHITECTURE pleonasme OF et

s <= el AND e2; END pleonasme; BEGIN

ou encore:

6. VHDL Conuge

るのフ

On notera la structure générale d'un programme et le symbole « d'affectation » particulier aux objets de nature signal (s, e, e1, e2). La déclaration ENTITY correspond au prototype d'une fonction en C, elle décrit l'interaction entre l'opérateur et le monde environnant. La partie ARCHITECTURE du programme correspond à la description interne de l'opérateur, elle décrit donc son fonctionnement. Les mots clés du langage ont été mis en majuscule, c'est une IS ARCHITECTURE pleonasme OF ou s : OUT BIT); PORT (e1, e2 : IN BIT; END pleonasme; s <= e1 OR e2; ENTITY ON IS END ou; BEGIN

Des affectations conditionnelles

habitude de certains, pas une obligation.

Dans les programmes qui suivent on voit apparaître la notion de « haut niveau» du langage. Des expressions purement booléennes sont utilisées pour décrire le fonctionnement d'un circuit. Ici elles traduisent strictement les tables de vérité, mais permettent évidemment des constructions beaucoup plus élaborées.

s : OUT BIT); PORT (e : IN BIT ; ENTITY inverseur IS END inverseur; -- inverseur

ARCHITECTURE logique OF inverseur IS s <= '1' WHEN (e = '0') ELSE END logique; BEGIN

de même :

s : OUT BIT); PORT (el, e2 : IN BIT; -- operateur ET ENTITY et IS

ARCHITECTURE logique OF et END et; BEGIN

s <= '0' WHEN (e1 = '0' OR e2 = '0') ELSE '1'; END logique;

ou encore:

© меssои. La photocopie non autorisée est un délit.

61

```
s <= 0.0 WHEN (e1 = 0.0 AND e2 = 0.) ELSE 11;
                                                                               ARCHITECTURE logique OF ou IS
                                 BIT ;
                                                 s : OUT BIT );
                               PORT ( e1, e2 : IN
-- operateur OU
             ENTITY on IS
                                                                                                                                    END logique;
                                                                  END ou;
                                                                                                    BEGIN
```

Des exemples de modèles comportementaux

Terminons cette première découverte de VHDL par deux descriptions purement comportementales des opérateurs ET et OU :

```
IF (e1 = '0' OR e2 = '0') THEN
                                                                 ARCHITECTURE abstrait OF et IS
ENTITY et IS -- operateur ET
                                 s : OUT BIT );
               PORT (el, e2 : IN BIT;
                                                                                                                                                                                         <= '1';
                                                                                                                                                      s <= '0';
                                                                                                   PROCESS (el,e2)
                                                                                                                                                                                                       END IF;
                                                                                                                                                                                                                                       END abstrait;
                                                                                                                                                                                                                         END PROCESS;
                                                                                                                                                                      ELSE
                                                   END et;
```

ou encore:

```
PORT ( e : IN BIT VECTOR(0 TO 1) ; -- ATTENTION!!!
                                                                                     ARCHITECTURE abstrait OF ou IS
                                                                                                                                                                                                      s <= 101;
                                                                                                                                                                                                                                         s <= '1';
                                                   s : OUT BIT );
                                                                                                                                                                                                                     WHEN OTHERS =>
                                                                                                                                                                                  WHEN "00" =>
-- operateur OU
                                                                                                                                                                CASE e IS
                                                                                                                          PROCESS ( e )
              ENTITY on IS
                                                                       END ou;
                                                                                                                                            BEGIN
                                                                                                          BEGIN
```

END PROCESS;

END abstrait;

Un peu d'algèbre N.2.2

Nous rappelons rapidement ici quelques propriétés élémentaires des opérateurs fondamentqux de la logique combinatoire. Le lecteur désireux de parfaire sa culture sur ce sujet pourra consulter un ouvrage de mathématiques, au chapitre qui traite de l'algèbre de Boole ou de l'algèbre des parties d'un ensemble? Parmi ces propriétés, les plus importantes, et de loin, dans les applications, sont les lois de De Morgan: ces deux lòis permettent de passer d'une convention logique à une autre,

Les démonstrations concernant l'algèbre de Boole peyvent toujours se faire, en dernier recours, par un examen des tables de vérité. Cette méthode, un peu lourde, doit être envisagée si des méthodes plus astucieuses ne sont pas trouvées; en tout état de cause, il n'est pas pensable de rester dans le doute en ce qui concerne un resultat de logique combinatoire L'intuition permet de gagner du temps dans l'obtention d'un résultat, son absence ne justifie pas le doute.

Propriétés des opérateurs ET et OU

Associativité, commutativité

Associativité:

a * (b * c) = (a * b) * c, de même: a + (b + c) = (a + b) + c.

Commutativité:

a*b/b*a, et: a+b=b+a.

Un opérateuf, agissant sur deux opérandes, qui est associatif et commutatif peut être générálisé à un nombre quelconque d'opérandes, sans qu'il soit nécessaire de parenthéser les expressions, par exemple :

a+b+c+d+e est défini de façon univoque quel que soit l'ordre dans lequel on effectue les « calculs ».

Pratíquement cela signifie qu'il est possible de concevoir des opérateurs ET et OU à hombre arbitraire d'entrées (figure III-6) :

⁵Par exemple: J.C. BELLOC et P. SCHILLER: Mathématiques pour l'électronime Massan ASSON. La photocopie non autorisée est un délit

END CASE;

EXLUSIF permet de créer cette fonctionnalité, l'une de ses entrées est alors sortie d'un opérateur au moyen d'un «fusible» de polarité. L'opérateur OU considérée comme une entrée de donnée, l'autre comme une commande de polarité, (2) 54 -> 58: OU exclusif = Description structurelle conformément au schéma de principe de la figure III-13.




Figure III-13

Descriptions en VHDL

VHDL connaît l'opérateur XOR comme primitive; les exemples qui suivent sont destinés à explorer, outre les propriétés de cet opérateur, des fonctionnalités du langage que nous n'avions pas abordées jusqu'ici

Description structurelle

Ayant défini les opérateurs élémentaires ET, OU et NON comme précédemment, il est possible de les utiliser dans une construction plus complexe, comme le OU EXCLUSIF. L'exemple qui suit est, bien sûr, complètement académique, il est difficile d'imaginer plus compliqué pour réaliser un opérateur aussi simple!

ENTITY ouex IS -- operateur OU exlusif

s : OUT BIT);

END ouex;

PORT (a, b : IN BIT;

BEGIN -- les differents composants sont instancies ici use work.portelem.all ; -- rend visible le contenu de signal abar, bbar, abbar, abarb : bit; oul : ou port map (abbar, abarb, s); et1 : et port map (a,bbar,abbar); i2 : inverseur port map (b,bbar); et2 : et port map (b, abar, abarb); il : inverseur port map (a,abar); ARCHITECTURE struct OF ouex IS -- portelem

Opérateurs élémentaires

END struct;

préalable, créer et compiler le paquetage portelem et la description des opérateurs Pour que le programme précédent soit compris correctement, il a fallu, au élémentaires qui y sont décrits comme suit :

```
package portelem is
```

```
s : OUT BIT ); -- les sorties
                    PORT ( e : IN BIT ; -- les entrees
component inverseur
                                                           END component;
```

component et

```
s : OUT BIT );
                                                                       PORT (el, e2 : IN BIT;
PORT (el, e2 : IN
                             END component;
                                                                                                   END component;
                                                          component on
```

```
-- ce qui suit est la copie de programmes déjà vus
                                                                PORT ( e : IN BIT ; -- les entrees
                                         ENTITY inverseur IS
end portelem;
```

```
ARCHITECTURE pleonasme OF inverseur IS
s : OUT BIT ); -- les sorties
                END inverseur;
                                                                                    END pleonasme;
                                                                      s <= NOT e;
                                                     BEGIN
```

```
s : OUT BIT );
                        PORT ( el, e2 : IN
-- operateur ET
          ENTITY et IS
                                                  END et;
```

ARCHITECTURE pleonasme OF et s <= el AND e2; -- operateur OU END pleonasme; BEGIN

мезвои. La photocopie non autorisée est un délit.

ARCHITECTURE pleonasme OF on IS s : OUT BIT); PORT (el, e2 : IN BIT; END ou;

ENTITY ou IS

s <= el OR e2; END pleonasme; BEGIN

L'addition élémentaire

L'opérateur OU EXCLUSIF n'est autre que l'opérateur d'addition en base deux, le programme suivant en est la conséquence directe :

-- operateur OU exlusif

りした人

s : OUT INTEGER RANGE 0 TO 1); PORT (a, b : IN INTEGER RANGE 0 TO 1 ; ENTITY onex IS

ARCHITECTURE arith of ouex is s <= a + b; END arith; END onex; BEGIN

La comparaison

Si deux opérandes binaires sont différents le résultat de l'opérateur OU EXCLUSIF est '1':

parite := not parite;

end if;

END LOOP;

end process; s <= parite;

END parite;

if a(i) = '1' then

FOR i in 0 to 3 LOOP

begin

ARCHITECTURE compare of ouex is

END ouex;

s : OUT BIT);

PORT (a, b : IN BIT;

ENTITY onex IS

-- operateur OU exlusif

s <= '0' WHEN a = b ELSE '1';

BEGIN

END compare;

Indicateur de parité impaire

Nous terminerons cette découverte du OU EXCLUSIF par sa généralisation comme contrôleur de parité d'un mot d'entrée :

-- operateur OU exlusif generalise

XUOO

мьзэом. La photocopie non autorisée est un délit.

PORT (a: IN BIT VECTOR (0 TO 3) s : OUT BIT);

ENTITY ouex IS

parite := not parite; ARCHITECTURE parite of ouex is variable parite : bit := '0'; if a(i) = '1' then FOR i in 0 to 3 LOOP end if; s <= parite; end process; END parite; process(a) END LOOP; begin BEGIN

Rien ne s'oppose, semble-t-il, à généraliser ce programme à un mot d'entrée de, mettons, 16 bits. Là se pose un petit problème : l'optimiseur du compilateur va exprimer la fonction obtenue comme somme (logique) de produits (logiques). Mais il y a 32 768 produits logiques dans un contrôleur de parité sur 16 bits (2¹⁵), d'où tenter de « réduire » les équations logiques sous-tendues par la boucle « for » pour les dangers des descriptions abstraites....

Une solution plus raisonnable, mais, il est vrai, non optimale du point de vue vitesse de calcul est8 :

ENTITY ouex4 IS -- le même que précédemment PORT (a : IN BIT_VECTOR(0 TO 3) ; s : OUT BIT);

ARCHITECTURE parite of ouex4 is

END ouex4;

variable parite : bit := '0';

process (a)

BEGIN

-- force la conservation des signaux intermédiaires s : OUT BIT VECTOR (0 TO 3); PORT (e : IN BIT_VECTOR(0 TO 15); ENTITY ouex16 IS

*Le lecteur est instamment convié à deseiner ייי مملمسم اعراب

END ouex;

59

58

-- le résultat complet s16 : OUT BIT); END ouex16;

SIGNAL inter : BIT_VECTOR(0 TO 3); ARCHITECTURE struct OF ouex16 IS

PORT (a : IN BIT_VECTOR(0 TO 3) COMPONENT ouex4

s : OUT BIT); END COMPONENT;

BEGIN

g1 : ouex4 port map (e(4*i to 4*i + 3), inter(i)); par16 : for i in 0 to 3 generate

g2 : ouex4 port map (inter,s16); end generate; s <= inter;

END struct;

On notera l'intérêt des boucles « generate » pour créer des motifs répétitifs.

Le sélecteur, ou multiplexeur à deux entrées 111.2.5

...AUTREMENT. Mais quel est donc l'opérateur élémentaire qui, en logique ou multiplexeur. Nous donnons ci-dessous la description de sa version la plus simple, quand il n'y a que deux choix possibles dans l'alternative, mais il est bien De lecteur attentif n'aura pas manqué de remarquer que beaucoup de choses, en logique combinatoire, peuvent s'exprimer par des alternatives SI... ..ALORS... sûr possible de le généraliser pour représenter des choix multiples (IF... ...THEN... ELSIF... ELSIF... END IF, ou, CASE... IS WHEN... WHEN... END câblée, permet de matérialiser directement ce type de propositions? Le sélecteur,

Description

Principe général

Le sélecteur est construit comme un opérateur ou l'on sépare les variables d'entrée en deux groupes :

- Les entrées de données, qui sont en général issues d'autres fonctions;
 - L'entrée de sélection, qui est une commande.

Prenons un exemple. Pour faire l'addition de deux chiffres, sans se poser de DCD, il faut commencer par faire l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres, sans se poser de l'addition de ces deux chiffres de l'addition de l'addit peuvent alors se produire

1. La somme est inférieure à 10 l'opération est alors terminée

Opérateurs élémentaires

2. La somme est supérieure ou égale à 10, ce résultat n'est alors pas correct en BCD. Il faut lui rajouter l'écart entre un nombre binaire sur 4 bits (0 à 15) et un chiffre décimal (0 à 9), soit 6.

Résultons ce qui précède sous forme d'un algorithme :

a et b sont les deux chiffres à additionner, s est le résultat. s = a + b


si s < 10 terminé

autrement s = s + 6

Une structure de la réalisation câblée de ce qui précède pourrait être celle de la figure IN-14 :

s = e0 * sel + e1 * sel selection sel ଚ e1 comparaison Figure III-14 e1>e2 10 1 e2 addition addition

Symbole et logigramme



dique les valeurs de l'entrée de sélection à côté des senté par un symbole qui inmentaire est souvent repréentrées de données respondantes (figure Le multiplexeur

Figure III-15

3 Milliplaxeur 2-1 = Description Konger lementale, Hel de donnéer et s'un Eurelle

Code source VHDL

Le multiplexeur à deux entrées est l'élément de base des descriptions dans des langages comme VHDL, nous n'en donnerons que quelques exemples

Quelques tautologies

Nous retrouvons ici la définition même d'un multiplexeur.

: out bit); port (e0,e1,sel : in bit; entity sel is

end sel;

architecture pleonasme of sel is el when '1'; s <= e0 when '0', with sel select end pleonasme; begin

on :

: out bit); port (e0,e1,sel : in bit; entity selecteur is end selecteur; architecture procif of selecteur is if(sel = '0') then process (sel) begin

s <= e0; s <= e1; end process; end if; else

ou encore:

end procif;

out bit); : in bit; entity selecteur is port (e0,e1,sel end selecteur; architecture pleonasme of selecteur is

MUX8+1

Opérateurs élémentaires

s <= e0 when (sel = '0') else el; end pleonasme;

Une autre façon de voir : les tableaux

VHDL connait les types structurés, la recherche d'un élément d'un tableau se traduit, en logique câblée, par un multiplexeur :

port (e : in bit_vector(0 to 1);
sel : in integer range 0 to 1; architecture vecteur of selecteur is : out bit); entity selecteur is s <= e(sel); end selecteur; end vecteur; begin

ou, en généralisant :

: in integer range 0 to 7; : in bit_vector(0 to 7); architecture vecteur of selecteur is : out bit); entity selecteur is s <= e(sel); end selecteur; end vecteur; port (e sel

III.3. Opérateurs séquentiels

différencie un opérateur séquentiel d'un opérateur combinatoire réside dans la Nous avons déjà évoqué l'importance de la notion de mémoire, ce qui capacité du premier à « se souvenir » des événements antérieurs : une même combinaison des entrées, à un certain instant, pourra avoir des effets différents suivant les valeurs des combinaisons précédentes de ces mêmes entrées. Pour l'action des entrées est alors de provoquer d'éventuels changements d'état, la traduire cet effet de mémoire on introduit la notion d'état interne de l'opérateur, situation qui suit le changement de l'une d'elles dépend des valeurs des entrées et de l'état initial de l'opérateur ; si le nouvel état est différent du précédent on dit qu'il y a eu une transition. Premier aperçu

Son contenu: une architecture

différentes pour la même déclaration d'entité. Une unité de conception est la Le fonctionnement interne d'un module, son corps, est précisé par une architecture associée à l'entité qui décrit l'aspect extérieur de ce module. Une architecture porte un nom, ce qui autorise la création de plusieurs architectures éunion d'une entité et d'une architecture.

Syntaxe

èle. Cela signifie que les instructions d'une/architecture peuvent être écrites dans un ordre quelconque, le fonctionnement ne dépend pas de cet ordre entes parties d'un circuit coexistent et agissent simultanément. Il peut être un peu surprenant pour les programmeurs habitués des langages procéduraux L'architecture est divisée en deux parties ; yhe zone déclarative et une zone d'instructions, Ces instructions sont concurrentes, elles s'exécutent en paral-1'écriture. Ce point est simple à comprendre si on « pense circuits », les diffécomme C ou PASCAL, qui continuent \(\psi \) enser \(\times \) algorithmes séquentiels.

```
architecture architecture_name of entity_name is
                                                                                                                                                                                   end [ architecture ] [ architecture_name ] ;
                                                                      architecture_declarative_par
                                                                                                                                                   architecture_statement_part
architecture_body ::=
                                                                                                               begin
```

d'objets externes (composants d'une librairie, par exemple) utilisés dans le antes) locaux au bloc considéré. Élle permet également de déclarer des noms La zone déclarative permet de définir des types, des objets (signaux, conscorps de l'architecture.

Exemples

Les trois exemples qui suivent correspondent aux trois exemples de déclarations d'entités donnés précédemment.

Un multiplexeur de quatre voies vers une voie:

```
..00.
                           := "01"
                                         := "10"
                                                        := "11"
                11
               6
                            6
                                        6
                                                      6
              : bit_vector(1 downto
                            : bit_vector(1 downto
                                         : bit_vector(1 downto
                                                        : bit_vector(1 downto
architecture essai/of mux4_1 is
                                                        constant trois
                constant zero
                                          constant deux
                              constant un
                                                                          begin
```

e₀ e1 II V sort <= sort process (e0,e1/e2,e3,sel) ٨ ٨ when zero case sel is when un begin

e2 e3 II V II V sort sort ٨ ٨ when trois when deux case ;

end process ; end essai ;

23

Notons en passant que <= représente l'opérateut d'affectation d'un signal.

Jn multiplexeur de dimension arbitraire : architecture essai of muxN_1 is

sort <= entree(sel); begin

Un registre bidirectionnel de dimension arbitraire: end essai

signal temp : std_logio_vector(dimension - 1 downto 0) architecture essai of registre_N is

r., donnee <= temp when diffection = '0' else (others => 'Z') process

if direction = '1' then wait until/hor = '1'; begin

temp/<= donnee ; end if

end process end essay

On distingue classiquement en VHDL trois styles de descriptions, qui peuvent être utilisés simultanément.

(d) Description comportementale

JUX8-14

Une description comportementale (behavioral) se présente comme des blocs d'algorithmes séquentiels exécutés par des processus indépendants. Elle peut traduire un fonctionnement séquentiel ou combinatoire du circuit modélisé. Nous expliciterons ce point en détail dans la suite.

Un simple multiplexeur deux voies vers une voie peut être décrit par un algorithme qui reproduit son comportement:

architecture comporte of mux2_1 is sort : out bit) port(e0,e1 : in bit sel: in bit; process (e0,e1,sel)⁸ entity mux2_1 is end mux2_1 ; begin

24

^{7.} L'expression (others => '2') est un aggregat, La même valeur 'Z' est affectée à tous les éléments du tableau.

^{8.} Les éléments mis entre parenthèse indiquent les signaux dont les changements doivent « réveiller » le processus, et donc provoquer l'évaluation du signal de sortie.

27

complem : non port map(sel, nonsel) ;

•• port map(nonsel, e0, sele0) port map(sel, el, selel); choix0 : et choix1 : et end struct; Ce dernier programme suppose que les composants portent les mêmes noms que les unités de conception auxquelles ils se réfèrent, ce n'est en rien une obligation. Des déclarations de configuration permettent de créer des iens, entre les composants instanciés et les couples entité architecture, autres que par homonymie. Les exemples qui précèdent sont d'une naïveté qui n'utilise pas la puissance du langage, il ne resterait rien de ces programmes si on cherchait à rendre le code source plus compact, c'est une évidence.

programmes VHDL générés par les outils de placement routage, à des fins de sûr essentiellement structurels ; ils reproduisent le câblage réellement effectué lementaux des opérateurs élémentaires de leurs circuits qui prennent en rieur d'un projet, et des descriptions des deux autres types, suivant les fonctions décrites et les goûts du programmeur, pour les modules instanciés. Les vérification temporelle du bon fonctionnement d'une application, sont bien dans le circuit ou sur une carte. Les fondeurs fournissent des modèles compor-Le plus souvent, on utilisera une description structurelle au niveau supécompte leurs caractéristiques dynamiques, temps de propagation, entre autres.

II.2.3. Types et classes/

format des données et l'énsemble des opérations légales sur ces données, alors que la classe définit un comportement dynamique, précise la façon dont évolue ype défini avant la création de l'objet. Indépendamment de son type, un objet appartient à une classe 11 Schématiquement, on peut dire que le type définit le VHDL est un langage fortement typé, tout objet manipulé doit avoir un ou n'évolue pas dans le cas d'une constante!) une donnée au cours du temps.

Le langage distingue quatre catégories de types:

- Les types scalaires, c'est-à-dire les types numériques et énumérés, qui n'ont pas/de structure interne.
- Les types composés (tableaux et enregistrement) qui possèdent des sous-eléments. ł
- Les types access, qui sont des pointeurs. ı
- Letype file, qui permet de gérer des fichiers séquentiels.

if sel = '0' then sort <= e0; sort <= e1 end comporte; end process ; end if; else begin

Description flot de données

Ju MUX 2-1

Une description flot de données (data flow) correspond grosso modo à un register transfert language, les signaux passent à travers des couches d'opérateurs logiques qui décrivent les étapes successives qui font passer des entrées d'un module à sa sortie. Le même multiplexeur élémentaire s'écrit, dans ce

signal sele0, sele1 : bit <= sele0 or sele1; architecture flot of mux2_1 is sele0 <= e0 and not sel sele1 <= e1 and sel ; sort

end flot;

C Description structurelle

gramme se contente alors d'instancier les composants nécessaires et de décrire leurs interconnexions. Le même multiplexeur utilise deux portes ET, Une description structurelle (structural) utilise des composants supposés exister dans une librairie de travail, sous forme d'unités de conception. Le pro-July 211

port (a, b : in bit ; s : out bit) architecture struct of mux2_1 is un NON et un OU9 component et

b : in bit ; s : out bit) end component; component on

port (a : in bit ; s : out bit) end component ; port (a, component non


port map(sele0, sele1, sort) signal nonsel, sele0, sele1 : bit no :: result begin 68

end component

9. Le lecteur est vivement convié à dessiner le schéma classique d'un tel multiplexeur.

^{10.} Dans le langage un objet est défini comme une grandeur nommée qui contient une valeur d'un type défine entity, par exemple, n'est donc pas un objet. Le fait qu'un objet doive être nommé souffre quelques

exceptions. 11 JEn réalité cette indépendance entre classe et type n'est pas vérifiée pour les fichiers : la classe *file* est associée à des types qui lui sont spécifiques. La manipulation des fichiers sera <u>abordée plus loin dans ee</u> chapitre, à propos des outils de modélisation.



en boucle Q = f(E)ouverte

Figure III-17

Le système d'équations associé à cette construction graphique a trois solutions

- sont des solutions stables. Si l'entrée D de la bascule place celle ci dans l'un de ces deux états, quand L = '1', le circuit conservera son état dans le Q = V_L et Q = V_H, qui correspondent à deux états logiques possibles, mode mémoire (L = 0), quelle que soit la valeur de D.
 - Q = V₁ est une solution instable qui correspond à un état analogique intermédiaire. Si la bascule se trouve accidentellement dans cet état, elle évoluera vers l'un ou l'autre des états stables 10

Quelques descriptions en VHDL

VHDL ne connait pas la fonction mémoire comme élément primitif. Une bascule asynchrone est générée soit par une description structurelle, soit par une description comportementale exhaustive, c'est à dire qui comprend la description explicite du mode mémoire, soit, et cela constitue, pour les débutants, un piège du 'angage, par une description incomplète des alternatives d'une instruction « IF ».

entity selecteur is -- déjà vu précédemment s <= a0 when (sel = '0') else al; architecture pleonasme of selecteur is a0, a1, sel : in bit; end selecteur; end pleonasme; begin

entity d latch is

port (D, L : in bit;

la présentation des états métastables dans les circuits synchrones, l'existence de ces états est due à cette troisième solution Q = V₁ dans les bascules asynchrones qui servent à réaliser une bascule synchrone. 10 Voir à ce sujet au paragraphe II.3

Opérateurs élémentaires

Q : out bit); end d latch; architecture struct of d_latch is -- description structurelle Port (a0,a1,sel : in bit; s : out bit); component selecteur

end component;

signal reac : bit; begin

s1 : selecteur port map(reac, D, L, reac); Q <= reac;

end struct;

Le code qui précède n'est que la traduction naïve du premier schéma de la figure III-16. Les architectures qui suivent, qui décrivent la même entité, sont plus

le signal de réaction architecture d_flow of d_latch is signal reac : bit; begin

0 <= reac;

reac <= D when L = '1'

else reac; -- explicite le mode mémoire. end d flow;

omission d'une combinaison dans une alternative « IF ». La possibilité de ce type de construction présente le danger qu'elle est parfois le résultat d'un réel oubli du Donnons enfin une forme de description qui génère le mode mémoire par programmeur, et non d'une volonté de sa part :

end if, -- L'omission du cas où L = '0' -- génère le mode mémoire. architecture behav of d_latch is signal reac : bit; reac <= D ; if(L = '1') then process (L, D) end process; Q <= reac; end behav; begin begin

мь ssow. La photocopie non autorisée est un délit.

La bascule RS met bien en évidence la difficulté majeure des systèmes asynchrones : si les deux commandes passent simultanément de l'état actif à l'état inactif (mémoire), le résultat est imprévisible, c'est ce qu'on appelle classiquement mais choque moins en raison de la dissymétrie fonctionnelle des deux entrées D et un aléa. Un phénomène analogue existe évidemment dans les bascules D-Latch,

Quelques descriptions en VHDL

```
-- mode mémoire explicite
                                                                                                                                                                                 S
                                                                                                                                                                                   et
                                                                                                                                                                              -- 1'opérateur & concatène les signaux R
                                                                                                                                                                                                                                    etat when "00",
                                                                                                                                                                                                                 '0' when "10",
                                                                                                                                                                                                                                                      '0' when "11";
                                                                                                                                                                                                 '1' when "01",
                                                                                      architecture df of rs is
entity rs is port
                                                                                                          signal etat : bit;
                                                                                                                                                            with R&S select
                                  Q : out bit);
                  R,S : in bit;
                                                                                                                                             q <= etat;
                                                                                                                                                                                                  etat <=
                                                      end rs;
                                                                                                                                                                                                                                                                         end df;
                                                                                                                           begin
```

Ayant utilisé, pour décrire une bascule D-Latch, une instruction « IF » incomplète, nous donnerons ci-dessous l'exemple d'une instruction « CASE » pour générer le mode mémoire :

```
-- ou logique
                                                                                                                            when "10" | "11" => Q <= '0'; -- '|' est un
                                                                                                                                                                           when others null ; -- mode mémoire : pas
                                                                                                                                                                                                  -- d'action sur Q.
                                                                                                          => 0 <= '1';
architecture by of rs is
                                                                                                          when "01"
                                                                                    case R&S is
                                         process (R,S)
                                                                                                                                                                                                                                          end process;
                                                                                                                                                                                                                       end case;
                     begin
                                                                 begin
```

mentionnées explicitement, l'alternative « others » est obligatoire ; l'instruction Noter que, si toutes les combinaisons de l'expression testée ne sont pas « CASE » ne peut pas être incomplète. L'instruction « null » traduit l'absence

end 'bv;

© меззои. La photocopie non autorisée est un délit.


d'action, par défaut la valeur de Q est conservée, ce qui correspond bien à une

cellule mémoire.

Les applications

« forçaga, à un ou à zéro des systèmes séquentiels, des plus simples aux plus complexes, à la mise sous tension notamment. Beaucoup de circuits offrent, à cet effet, un mode de fonctionnement de type «RS» en plus du fonçtionnement normal, synchrone dans la plupart des cas. La réinitialisation matérielle (hard reset) indépendante de l'horloge) de certains registres critiques du processeur, charge au Nar exemple, correspond à une réinitialisation asynchrone (première application des bascules R-S réside dans les commandes rogrammeur d'avoir prévu la suite des événements. d'un ordinateur,

Une autre application classique des bascules RS est l'élimination des rebonds les interrupteurs : Quand un interrupteur passe d'un état à un autre (ouvert ou ermé), il se produit généralement un régime transitoire oscillatoire où ces deux tats se succèdent avant que l'un d'eux soit stable. Une solution classique consiste remplacer les interrupteurs/par des commutateurs, objets à deux états let un état méganiquement instable où les deux contacts sont ouverts, deux résishances et upé bascule RS, conformément au chéma de la figure III-20, dont nous laisserons l'étude détaillée à la sagacité du nécaniquement stables, F1 et F2,




12 Guide de raisonnement : quand un commutateur passe de F1 à F2 il oscille entre F1 ou F2 et l'état intermédiaire où les deux contacts sont ouverts.

Sur ces chronogrammes on a souligné par une zone grise les moments où commandes et état d'une bascule ne sont pas forcément bien déterminés, mais il s'agit là d'une simple illustration. En aucun cas le contenu de ces zones n'est nécessaire à la compréhension du principe de fonctionnement.

Diagrammes de transition

Pour representer de façon visuelle le fonctionnement des bascules synchrones, tout en mettant en évidence les notions centrales de la logique séquentielle que sont les états et les transitions, on utilise souvent des *diagrammes de transitions entre états* (state transition diagram), ou, pour abréger, diagrammes de transitions ou diagrammes d'états (figure III-23).



Dans un tel diagramme un cercle représente un état (une bascule en a deux), une flèche une transition entre deux états (qui peut être un maintien dans l'état nitial). Pour qu'une transition soit effectuée *trois* conditions doivent être vérifiées :

- 1. La bascule doit être dans l'état de départ,
- 2. il doit y avoir un front actif du signal d'horloge
- 3 les entrées de commande autre que l'horloge doivent autoriser la transition.

En général le signal d'horloge est implicite, mais il ne faut bien sûr pas oublier rette condition sine qua non. La description (analyse) ou la création (synthèse) l'une bascule revient donc à préciser les équations logiques (quatre au maximum our une bascule) qui définissent les transitions en fonction des commandes.

Une précision qui concerne VHDL

« VHDL ne contient pas le concept de signal d'horloge. Le moyen d'introduire un signal d'horloge dans vos ouvrages (designs) est d'utiliser une instruction "WAIT" dans un processus, ou d'utiliser une description structurelle » ¹⁶!

Cela a le mérite d'être clair, il vaut mieux être prévenu.

,

.

"MAPS UNDL"

Pour illustrer ce qui précède on donne ci-dessous la structure d'un programme qui décrit une bascule :

-- conditions de la transition '0'->'1' -- conditions de la transition '1'->'0' wait until (clock = '1') -- tout est là architecture fsm of basc_synchrone is commande : in bit_vector(...); entity base synchrone is port end basc_synchrone; signal etat : bit; when '1' => when '0' => clock : in bit; q: out bit); case etat is end process; q <= etat; end case; end fsm; process begin begin

D'autres constructions équivalentes existent, qui utilisent une liste de « sensibilité » dans la description du processus, nous aurons l'occasion de les examiner dans la suite. Le point important à noter est que seuls les processus permettent de générer à partir d'une description comportementale la synthèse d'une fonction qui utilise des bascules synchrones.

L'élément fondateur : la bascule D

Le principe

La bascule D synchrone, plus laconiquement D-edge, est la cellule mémoire fondamentale. Munie d'une entrée de donnée (en général notée «D»), et, naturellement, d'une entrée d'horloge, elle prend, à chaque transition active de l'horloge, l'état dont la valeur est celle de l'entrée de donnée. L'équation générale des bascules synchrones devient, dans ce cas, extrêmement simple:

Q(t) = D(t-1) où t est la période d'horloge considérée.

En notation abrégée, mais trompeuse car les deux membres de l'équation ne som pas pris au même instant, on écrit parfois cette équation :




Figure III-24

On notera, dans le diagramme de transitions, le lien qui est indiqué entre les changements (ou le maintien) d'état et l'entrée de commande D. Dans la figure précédente on a pris la précaution de noter qu'à priori l'état initial de la bascule est inconnu. Ce point est important à garder en mémoire quand on se pose un problème de synthèse de système séquentiel.

Un exemple de réalisation

La réalisation interne d'une bascule D-edge n'est en général pas le souci du concepteur d'un ensemble logique, la bascule en question est un opérateur primitif, au même titre qu'une porte ET. Le schéma ci dessous, figure III-25, est donné à iitre d'information.




Figure III-25

actifs inversés pour le mode mémoire. Quand l'horloge est au niveau bas la cellule haut la cellule d'entrée mémorise la donnée présente, et la transfère dans la cellule Les deux multiplexeurs sont connectés en bascules D-Latch, avec des niveaux de sortie est en mode mémoire, donc insensible aux variations éventuelles de son entrée, la cellule d'entrée en mode transparent. Quand l'horloge passe au niveau de sortie. Le bon fonctionnement de l'ensemble est en fait assuré par l'existence de temps de commutation non nuls des multiplexeurs.

la 74xx74 des familles TTL, est employée, par exemple, dans les circuits Cette technique de réalisation d'une bascule D, différente de celle utilisée pour programmables (FPGAs) TPC12 (Texas Instrument).

Description en VHDL

Les deux exemples qui suivent, quoique des plus simples, sont à méditer attentivement. Ils représentent les deux seules façons sûres d'obtenir d'un compilateur VHDL la génération d'une bascule D synchrone générique (i.e. qui ne soit pas reconstruite au moyen de portes, ou, pire, qui ne soit pas une bascule D-

```
architecture d_primitive of d_edge is
             port (d,hor : in bit;
                                                                                                                                         wait until hor = '1';
                              s : out bit);
entity d_edge is
                                                                                                                                                                                        end d_primitive;
                                                                                                                                                                          end process;
                                             end d_edge;
                                                                                                                                                        s <= d ;
                                                                                                             process
                                                                                                                           begin
                                                                                             begin
```

© мезсои. La photocopie non autorisée est un délit.

9/

Et une variante qui remplace l'instruction « WAIT » par une liste de sensibilité du processus et un test sur *l'existence d'une transition* du signal d'horloge *et le niveau qui suit* cette transition.

```
architecture d_primitivel of d_edge is
begin
process(hor) -- Le process ne « réagit » qu'au signal hor.
begin
if(hor'event and hor = '1') then
-- attention ! deux conditions
s <= d;
end if;
end if;
end d_primitivel;
```

L'omission du facteur « hor'event » dans le test conduit certains compilateurs à générer une bascule D-Latch.

La deuxième des deux formes présentées ci-dessus est un peu plus compliquée que la première, mais plus souple. Elle permet en effet d'inclure une commande d'initialisation asynchrone, reset dans l'exemple qui suit, à une bascule D synchrone. La méthode utilisée dans cet exemple présente cependant un certain danger, les compilateurs sont toujours accompagnés d'optimiseurs qui modifient éventuellement les polarités des signaux internes, en utilisant les lois de De Morgan. L'utilisateur peut alors avoir la désagréable surprise de découvrir qu'une remise à zéro asynchrone se traduit parfois par une mise à un de la sortie attachée à la bascule visée!

```
entity d_edge is
   port ( d,hor,reset : in bit;
        s : out bit);
end d_edge;
architecture d_primitive of d_edge is begin
process(hor,reset)
begin
if(reset = '1') then
        s <= '0';
elsif(hor'event and hor = '1') then
        s <= d;
end if;
end oprimitive;
end d_primitive;</pre>
```

Terminons ce tour d'horizon des descriptions en VHDL d'une bascule D par la traduction dans ce langage du schéma construit au moyen de multiplexeurs :

entity d_edge is

Opérateurs élémentaires

```
port ( d,hor : in bit;
    s : out bit);
end d_edge;
```

```
architecture d_flow of d_edge is
signal sort,entre : bit;
begin
s <= sort;
entre <= d when hor = '0' else entre;
sort <= entre when hor = '1' else sort;
end d_flow;</pre>
```

A n'utiliser qu'en dernier recours, quand on a épuisé toutes les « vraies » bascules D disponibles dans un circuit.

Les applications

Les bascules D sont la clé de voûte de toutes les applications séquentielles. Des quelques bascules (4 ou 8) couramment rencontrées dans les circuits standard de la famille TTL, on passe à plus de mille dans les « gros » circuits programmables.

Focalisée sur les transitions : la bascule T

Le principe

L'une des difficultés d'emploi des bascules D dans certaines applications réside dans le fait que la condition de maintien à 'l' de son diagramme de transition ne doit pas être omise dans les équations obtenues pour la commande D, ce qui complique parfois notablement ces équations.

La bascule T (T pour Toggle, c'est à dire bascule) est un élément qui interprète son unique entrée de commande (en plus de l'horloge, évidemment), T, non comme une donnée à mémoriser, mais comme un ordre de changement d'état :

⇒ Si T = "actif" changer d'état à la prochaine transition de l'horloge,

⇒ si non conserver l'état initial.

D'où l'équation qui décrit son fonctionnement : $Q(t) = T*\overline{Q(t-1)} + \overline{T}*Q(t-1)$

мьззом. La photocopie non autorisée est un délit.

On peut éclairer l'équation précédente par le diagramme de transitions de figure III-26, ci-dessous :




Figure III-26

Un exemple de réalisation

L'examen du diagramme de transitions de la figure III-26 nous montre que $Q(t)=1\ \text{si}$

$$Q(t-1) = '1'$$
 et $T = '0'$,

on

$$Q(t-1) = 0$$
 et $T = 1$

Ce qui nous fournit l'équation de l'entrée D d'une bascule D :

 $D = T \oplus Q$

D'où le logigramme :




Figure III-27

Description en VHDL

La description d'une bascule T se déduit simplement du diagramme de

Opérateurs élémentaires

architecture d primitive of T edge is etat <= not etat; wait until hor = '1'; port (T, hor: in bit; s : out bit); signal etat : bit; entity T_edge is if(T = '1') then end d_primitive; end T_edge; end process; s <= etat process end if; begin begin

On rappelle que de tels exemples sont fournis à titre d'illustration du fonctionnement de l'opérateur considéré, et pour familiariser le lecteur avec le langage VHDL. On n'a jamais besoin, en pratique, de décrire chaque bascule utilisée dans ce langage!

Les applications

L'un des intérêts principaux des bascules de type T est qu'elles permettent de générer de façon extrêmement simple des compteurs binaires synchrones. Un compteur binaire est une fonction séquentielle synchrone dont l'état interne est un nombre entier naturel codé en binaire dont chaque chiffre binaire est matérialisé par une bascule. A chaque transition active de l'horloge ce nombre est incrémenté de 1, quand le nombre maximum est atteint, toutes les bascules sont à 1, la séquence recommence à partir de 0. Si le nombre de bits utilisés est n, on parlera d'un compteur modulo 2ⁿ. La simple observation d'une table des entiers naturels écrits en base 2 nous fournit la clé du problème : la bascule de rang i doit changer d'état quand toutes les bascules de rang inférieur sont à 1.

D'où un exemple de réalisation d'un compteur synchrone modulo 16 dont on peut interrompre le comptage (en = '0') :

```
ENTITY CULI6 IS

PORT (ck, en : IN BIT,

s : OUT BIT_VECTOR (0 TO 3)

);

END cut16;

ARCHITECTURE structurelle OF cut16 IS
SIGNAL etat : BIT_VECTOR(0 TO 3);
SIGNAL inter: BIT_VECTOR(1 TO 3);
COMPONENT T_edge
```

© MASSON. La photocopie non autorisée est un délit.

80

g2 : T_edge port map (inter(i),ck,etat(i)); -- Etablir le logigramme tout en lisant le texte -- la même que dans l'exemple précédent g0 : T_edge port map (en,ck, etat(0));
g1 : for i in 1 to 3 generate inter(2) <= etat(1) and inter(1) inter(3) <= etat(2) and inter(2) inter(1) <= etat(0) and en; port (T, hor: in bit; s : out bit); END COMPONENT; end generate; BEGIN

Là encore mettons en garde le lecteur, quand on a réellement besoin d'un compteur on écrit

END structurelle;

etat <= etat + 1 ;

c'est nettement plus simple, le compilateur générera de lui même les interconnexions nécessaires entre les bascules.

L'ancêtre vénérable : la bascules J-K

Le principe

Quelque peu tombée en désuétude, la bascule J-K a régné en maître dans le monde de la logique séquentielle des décennies 60 et 70. Elle est l' héritière directe de la bascule R-S, que l'on a débarassé progressivement de ses difficultés asynchrones. Les premières bascules J-K n'étaient, en fait, pas de réels opérateurs synchrones, elles comportaient tout un mécanisme de mémorisation interne des commandes dans des bascules R-S (maître-esclave). Les versions actuelles sont construites au moyen d'une bascule D-edge et de logique combinatoire.

Une bascule J-K dispose de deux commandes, J et K, outre l'horloge. Son fonctionnement se décrit bien au moyen d'une table qui décrit la fonction réalisée en fonction des valeurs de la commande :



| Equation | 0 | | | ğ |
|---------------|---------|-----------------------|---------------------|-------------------|
| Fonction | Mémoire | Mise à zéro synchrone | Mise à un synchrone | Changement d'état |
| J(t-1) K(t-1) | 0 | - | 0 | 1 |
| J(t-1) | 0 | 0 | - | - |

Comme pour tout opérateur synchrone, l'état de la bascule ne change pas entre deux transitions actives du signal d'horloge. La fonction « mémoire », dans la table ci-dessus, signifie que la bascule conserve son état précédent même lors d'une transition d'horloge. Dans la construction du diagramme de transitions de la figure suivante, III-28, on a tenu compte de ce que chaque transition peut être obtenue par deux combinaisons diffèrentes des commandes J et K, la transition '0' \rightarrow '1', par exemple, peut être obtenue par mise à 1 explicite (JK = "10") ou par changement d'état (JK = "11");





Figure III-28

On déduit aisément l'équation de la bascule J-K de son diagramme de transition:

$$Q(t) = J * \overline{Q(t-1)} + \overline{K} * Q(t-1)$$

Au lieu de raisonner sur l'équation de l'état sutur, on peut décrire la bascule J-K par son équation de transition, si on introduit une variable binaire auxilliaire $T_{\rm I\!R}$, égale à '1' si une transition doit avoir lieu, '0' autrement, on obtient :

Description en VHDL

© мезсои. La photocopie non autorisée est un délit.

La première description que nous donnerons est la simple traduction naïve de la table de vérité:

Opérateurs élémentaires

```
elsif (j = 11') and k = 10') then
                                                                                                                                                                                                                                                                                     elsif (j = '0') and k = '1') then
                                                                                                                                                                                             if (j = '1') and k = '1') then
                                                                                                                                                                                                                     etat <= not etat;
                                                                                   architecture fsm of jk is
                                                                                                                                                                                                                                                                                                         etat <= '0';
                                                                                                                                                                                                                                                                etat <= '1';
                                                                                                                                                                         wait until clock = '1';
j,k,clock : in bit;
                                                                                                          signal etat : bit;
                                                                                                                                                      process begin
                                                                                                                                                                                                                                                                                                                                 end if;
                    q: out bit);
                                                                                                                                                                                                                                                                                                                                                        end process;
                                                                                                                                                                                                                                                                                                                                                                            q <= etat;
                                          end jk;
                                                                                                                                begin
```

Dans la version suivante, construite de la même façon, on a tenu compte des simplifications qui apparaissent dans le diagramme de transitions. Il est bien évident que le compilateur aurait, de toute façon trouvé tout seul ces simplifications.

end fsm;

```
elsif (k = 11) and etat = 11) then
                                                                                                                                IF (j = '1') and etat = '0') then
architecture fsml of jk is
                                                                                                                                                         etat <= '1';
                                                                                                                                                                                                    etat <= '0';
                                                                                                           wait until clock = '1';
                       signal etat : bit;
                                                                                      process begin
                                                                                                                                                                                                                        end if;
                                                                                                                                                                                                                                              end process;
                                                                                                                                                                                                                                                                      q <= etat;
                                                                                                                                                                                                                                                                                         end fsml;
                                                                   begin
```

Les exemples précédents étaient construits à partir de la commande, ceux qui suivent le sont à partir de l'état interne de la bascule :

```
architecture fsm2 of jk is
                                                                                                  wait until clock = '1';
                 signal etat : bit;
                                                                              process begin
                                                         q <= etat;
                                     begin
```

case etat is

```
IF (j = 'l') then
                            etat <= '1';
                                                                   if (k = 11) then
                                                                                  etat <= '0';
                                          end if;
                                                                                                end if;
when '0' =>
                                                     when '1' =>
                                                                                                                        end process;
                                                                                                           end case;
                                                                                                                                      end fsm2;
```

Ou, dans une variante déjà rencontrée :

```
if(clock = '1'and clock'event) then
                                                                                                                                             IF (j = 'l') then
                                                                                                                                                                                                            if (k = '1') then
                                                                                                                                                                etat <= '1';
                                                                                                                                                                                                                              etat <= '0';
architecture fsm3 of jk
                                                                                                                                                                               end if;
                                                                                                                                                                                                                                            end if;
               signal etat : bit;
                                                                                                                                                                                          when '1' =>
                                                                                                                               when '0' =>
                                                               process (clock)
                                                                                                             case etat is
                                                q <= etat;
                                                                                                                                                                                                                                                         end case;
                                begin
                                                                                begin
```

end process; end fsm3; end if;

En conclusion de cette énumération précisons que les équations logiques générées par un compilateur seront les mêmes quelle que soit la forme du programme source, à savoir :

PLD Compiler Software DESIGN EQUATIONS

Ф меsson. La photocopie non autorisée est un délit,

$$q.D = q.Q * /k + /q.Q * j$$

Ce qui est rassurant.

TP 5 CORRIGE. VHDL

1. Programme VHDL d'une Bascule RS (asynchrone)

Voir livre VHDL (Meaudre & all ...).

2. Programme VHDL d'une Bascule D (>0 edge triggered)

Voir livre VHDL (Meaudre & all ...).

3. Programme VHDL d'une Bascule T (>0 edge triggered)


Voir livre VHDL (Meaudre & all ...).

4. Programme VHDL d'une Bascule JK (>0 edge triggered)

Voir livre VHDL (Meaudre & all ...).

TP 5 Corrigé.

Opérateurs élémentaires



Corridas

Camplage interruptible

ingage VHDL. On n'a jamais besoin, en pratique, de décrire chaque baccule On rappelle que de tels exemples sont fournis à titre d'illustration du onctionnément de l'opérateur considéré, et pour familiariser le lecteur avec le tilisée dans ce langage Les applications

Ce qui nous fournit l'équation de l'entrée D d'une bascule D :

Q(t-1) = 0 et T = 1

no

Q(t) = 1 si

= T + Q

D'où le logigrammé

L'un des intérêts principaux des bascules de type T est qu'elles permettent de générer de façon extrêmement simple des compteurs binaires synchrones. Un compteur binaire est une fonction séquentielle synchrone dont l'état interne est un nombre entier naturel codé en binaire dont chaque chiffre binaire est matérialisé par une bascule. A chaque transition active de l'horloge ce nombre est incrémenté de 1, quand le nombre maximum est atteint, toutes les bascules sont à 1, la séquence recommence à partir de 0. Si le nombre de bits utilisés est n, on parlera d'un compteur modulo 2ⁿ La simple observation d'une table des entiers naturels écrits en base 2 nous fournit la clé du problème : la bascule de rang i doit changer d'état quand toutes les bascules de rang inférieur sont à 1.

Š

D'où un exemple de réalisation d'un compteur synchrone modulo 16 dont on peut interrompre le comptage (en = '0') :

HD

s : OUT BIT_VECTOR (0 TO 3) PORT (ck, en : IN BIT; ENTITY cnt16 IS END cnt16; ARCHITECTURE structurelle OF cnt16 IS SIGNAL etat : BIT_VECTOR(0 TO 3); SIGNAL inter: BIT_VECTOR(1 TO 3); COMPONENT T_edge

© мьззом. La photocopie non autorisée est un délit.

Description en VHDL

La description d'une bascule T se déduit simplement du diagramme de

Figure III-27

80

-- Etablir le logigramme tout en lisant le texte s <= etat ; BEGIN

g0 : T edge port map (en,ck, etat(0)); inter(3) <= etat(2) and inter(2); inter(2) <= etat(1) and inter(1) g1 : for i in 1 to 3 generate inter(1) <= etat(0) and en;

g2 : T_edge port map (inter(i),ck,etat(i));

END structurelle; end generate;

Là encore mettons en garde le lecteur, quand on a réellement besoin d'un compteur on écrit

etat <= etat + 1 ;

c'est nettement plus simple, le compilateur générera de lui même les interconnexions nécessaires entre les bascules.


L'ancêtre vénérable : la bascules J-K

Le principe

Quelque peu tombée en désuétude, la bascule J-K a régné en maître dans le monde de la logique séquentielle des décennies 60 et 70. Elle est l' héritière directe de la bascule R-S, que l'on a débarassé progressivement de ses difficultés asynchrones. Les premières bascules J-K n'étaient, en fait, pas de réels opérateurs synchrones, elles comportaient tout un mécanisme de mémorisation interne des commandes dans des bascules R-S (maître-esclave). Les versions actuelles sont construites au moyen d'une bascule D-edge et de logique combinatoire.

Une bascule J-K dispose de deux commandes, Net K, outre l'horloge. Son fonctionnement se décrit bien au moyen d'une table qui décrit la fonction réalisée en fonction des valeurs de la commande :

Comme pour tout opérateur synchrone, l'état de la bascule ne change pas entre deux transitions actives du signal d'horloge. La fonction « mémoire », dans la table ci-dessus, signifie que la bascule conserve son état précédent même lors d'une transition d'horloge. Dans la construction du diagramme de transitions de la figure suivante, III-28, on a tenu compte de ce que chaque transition peut être obtenue par deux combinaisons diffèrentes des commandes J et K, la transition '0' \rightarrow '1', par exemple, peut être obtenue par huise à 1 explicite (JK = "10") ou par changement d'état (JK = "11"):



ス=0

Figure III-28

On déduit aisément l'équation de la bascule J-K de son diagramme de transition :

$$Q(t) = J * \overline{Q(t-1)} + \overline{K} * Q(t-1)$$

Au lieu de raisonner sur l'équation de l'état futur, on peut décrire la bascule J-K par son équation de transition, si on introduit une variable binaire auxilliaire $T_{\rm IK}$, égale à '1' si une transition doit avoir lieu, '0' autrement, on obtient © меssои. La photocopie non autorisée est un délit.

Description en VHDL

La première description que nous donnerons est la simple traduction naïve de la table de vérité:

wen 0"2" => if man = '0' -- etat inutiles t> if man = '0' then -- bis moore state <= 0"7"; moore state <= 0"6"; moore_state <= 0"4"; moore_state <= 0"7"; moore state <= 0"5"; mach; end if; end if; end process moore then end domporte; end case;

Codage des états

exemple, pour réaliser une machine séquentielle, le codage des états du diagramme Libéré des contraintes liées à une quelconque fonction prédéfinie, le concepteur Quand on utilise des circuits standard, des compteurs programmables, par de transitions est, de fait, imposé par le circuit cible. Il en va tout autrement quand la dite machine doit être implantée dans len circuit programmable ou un ASIC. peut, à loisit, adapter le codage des états à l'application qu'il est en train de réaliser.

Le choix d'un code est particulièrement important quand on s'oriente vers la réalisation d'une machine de Mobre. L'exemple du décodeur Manchester hous a appris que l'un des avantages de cette architecture réside dans la possibilité de générer les sorties directement/a partir du registre d'état, donc dénuées de tout parasite lié à leur calcul. Mais, comme nous le verhons dans deux exemples, l'identification des sorties du système à celles des bascules du registre d'état ne suffit généralement pas pour définir le codage des états.

Ce choix du codage mérite une grande attention, il conditionne grandement la complexifé de la réalisétion, sa bonne adaptation au problème posé; un choix judicieux conduira à fun résultat simple et facilement testable, alors qu'aucun logiciel d'optimisation/ne compensera des erreurs de décision à ce niveau.

la taille du registre d'état. Schématiquement, si n est la taille, en nombre de bits, du registre d'état, et Ne le nombre d'états nécessaires, ces deux nombres (entiers!) Le nombre d'états nécessaires et le type de code adopté fixent, en premier lieu, doivent vérifier la double inégalité :

 $n \leq N_o \leq 2^n$

si l'égalité de gauche n'est pas vérifiée, certaines bascules sont probablement inutíles; quand cette-inégalité se transforme en égalité, on utilise un code très

(2) Consusande de feuva tricoloces - Pancege Pieters

de générer en grand nombre des états accessibles inutilisés (rappelons ici qu'il y a « dilué », une bascule par état, qui présente l'avantage de la lisibilité, mais le danger oujours 2" états accessibles).

Si l'inégalité de droite n'est pas vérifiée, la tentative est sans espoir; si elle se fansforme en égalité, on utilise un encodage « fort », auquel il faudra très probablement adjoindre des fonctions combinatorres de calcul des sorties; on ne réalise pas que des compteurs binaires ou des codeurs de position absolue (code de Gray)

Les situations intermédiaires correspondent en général à des codes adaptés aux

Encodage « fort » ou code x dilué »? En carregturant un peu, on peut dire que les tenants de la première solution préfèrent les fonctions combinatoires, et que les seconds sont des adeptes des bascules. Il n'est pas évident, à priori, de prévoir la complexité des équations engendrées par tel ou tel code. On gagne souvent à suivre le fondtionnement ghaturel » de la machine24, et, surtout, on gagne à se souvenir décoration ; ils permettent de voir très vite quelle est la complexité sous jacente d'un choix sans pour celà tomber dans le $\rm BAO^{25}$ que les ordinateurs, et leurs compilateurs, ne sont pas posés sur un baxeau à thre de

Codes adaptés aux sorties

L'idée qui vient naturellement à l'esprit est de choisir le codage en fonction des sorties à générer. C'est souvent la méthode la plus souple, celle qui conduit aux équations les plus faciles à interpréter, et pas forcément plus compliquées que celles que l'on obtiendrait avec d'autres codes.

Une commande de feux tricolores.

Pour satisfaire à une tradition bien établie, nous prendrons comme premier exemple une commande de feux de circulation routière.

tricolore qui fonctionne à la demande des piétons : En l'absence de toute demande, les feux sont à l'orange clignotant (un nombre Tor de secondes allumés, Tor secondes éteints). Quand un piéton souhaite traverser l'avenue, il est invité à Un passage pour piétons traverse une avenue; il est protégé par un feu appuyer sur un bouton, ce qui provoque le déclenchement d'une séquence (vue des

- orange fixe pendant 2*Tor secondes,
 - rouge pendant Tr secondes,
- vert pendant Tv secondes, pour laisser passer le flot de voitures pendant un minimum de temps,
 - retour à la situation par défaut.

24 Mais qu'est-ce que ce fonctionnement naturel ? Sa recherche est, sans doute, l'une des parties les plus intéressantes, et donc souvent difficile, du travail.

Bricolage Asristé par Oad acteur меssoи. La photocopie non autorisée est un délit.

136

Circuits numériques et synthèse logique

Profitons de cet exemple pour subdiviser la solution du problème en sous ensembles. Trois blocs fonctionnels peuvent être identifiés :

1. La commande des feux proprement dite, les sorties de trois bascules du registre d'état commandent directement l'allumage, ou l'extinction, des lampes rouge, verte et orange.

Une temporisation qui, suite à une commande d'initialisation, fournit les trois durées Tor, Tr et Tv.

Une mémorisation de l'appel des piétons, qui évite de se poser des questions une simple pression suffit, l'appel est alors enregistré, quel que soit l'état concernant la durée pendant laquelle le demandeur appuie sur le bouton; d'avancement de la séquence de gestion des feux. es.

Outre les commandes des feux proprement dites, le bloc principal fournit un signal d'initialisation (cpt) à la temporisation, qui doit durer une période d'horloge 26 , et un signal d'annulation (raz) de la requête, mémorisée, d'un piéton.

Les signaux d'entrée de ce bloc sont la requête (piet) et les trois indications de durée Tor Tr et Tv; nous supposerons que ces dernières passent à '1', pendant une période d'horloge, quand les durées correspondantes se sont écoulées.

D'où le synoptique de la figure V-17 :




Figure V-17

demandeur oublie de relâcher la commande d'initialisation, le système est bloqué. Ce type de situation porte, en informatique, le doux nom d'étreinte fatale (deadly embrace). La solution mutuellement. Le danger de ce type d'architecture, très fréquente, est de générer des ²⁶Nous sommes en train de définir trois processus qui se commandent et/ou s'attendent interblocages : un processus en initialise un second et attend une réponse de ce dernier. Si le demandeur oublie de relâcher la commande d'initialisation, le système est bloqué. Ce type de adoptée ici est d'envoyer des signaux fugaces (mais synchrones !), ce qui oblige le demandeur à attendre la réponse dans un état différent de celui où il a passé la commande d'initialisation

Méthodes de synthèse

Nous nous contenterons d'étudier, ici, le bloc principal, feux, laissant la synthèse des deux autres blocs à titre d'exercice.

Première ébauche :

Le fonctionnement général peut être celui illustré par la figure V-18 ;





Figure V-18

Précisions:

A partir de l'ébauche précédente, il nous reste à préciser le mode de calcul des cpt se prête bien à une réalisation sous forme de sortie de Mealy, les signaux de signaux gérés par le processus feux, et à en déduire le codage des états. Le signal commande des feux à une réalisation sous forme de sorties de Moore. Les deux états où le feu orange est allumé doivent être distingués, une bascule supplémentaire, qui n'est attachée à aucune sortie, doit être rajoutée à cette fin. La sortie raz peut être identique à la sortie qui correspond au feu rouge; il n'est pas utile de mémoriser une demande de piéton quand les voitures sont arrêtées au feu rouge. D'où une version plus élaborée du diagramme de transitions (figure V-19)



🥏 мьсsои. La photocopie non autorisée est un délit.

Figure V-19

when X"0" => if Tor = '1' or piet = '1' then

cpt <= '1';

when X"4" => if Tor = '1' then

end if;

cpt <= '1';

when X"5" => if Tor = '1' then

end if;

cpt <= '1';

when X"8" => if Tr = '1' then

end if;

cpt <= '1';

when $X''2'' \Rightarrow if Tv = '1'$ then

end if;

cpt <= '1';

cpt <= '0'; -- assure un bloc combinatoire.

case etat is

Méthodes de synthèse

Programme VHDL:

uniquement, est fourni ci-dessous; il se déduit directement du diagramme de module feux qui correspond au Un exemple de programme VHDL, transitions précédent.

```
=> if (Tor or piet) = '1' then
                                                                                                                                                                                                                                                              machine : process -- diagramme de transitions.
                     port ( hor, piet, Tor, Tr, Tv : in bit ;
                                                                                                                                                                                                                                                                                                                                                      when X"0" -- états en hexadécimal.
                                                                                                                               signal etat : bit_vector(3 downto 0)
                                                                                                          architecture comporte of feux is
                                           R, O, V, cpt : out bit );
                                                                                                                                                                                                                                                                                                         wait until hor = '1';
                                                                                                                                                                                                                                                                                                                                   case etat is
entity feux is
                                                                                                                                                                                                                    V <= etat(1)
                                                                                                                                                                         R <= etat (3)
                                                                                                                                                                                                 0 <= etat(2)
                                                              end feux ;
                                                                                                                                                                                                                                                                                     begin
```

Le décodeur Manchester réexaminé.

when X"4" => if (Tor and piet) = '1' then

end if;

etat <= X"5";

etat <= X"4";

elsif (Tor and not piet) = '1' then

etat <= X"0"

when X"5" => if Tor = '1' then

end if;

etat <= X"8";

when X"8" => if Tr = '1' then

end if;

etat <= X"2";

when X"2" => if Tv = '1' then

end if;

etat <= X"4" ;


end process mealy ; end case;

end comporte;

when others => null ; -- case complet.

end if;

Comme deuxième exemple, reprenons, en la complétant un peu, l'étude du décodeur Manchester différentiel. Nous avions omis, dans la version précédente, un deuxième signal de sortie, rx, qui indique aux utilisateurs la cadence de transmission. Comme on peut le voir sur la figure V-20, ce signal a une fréquence deux : un diviseur par deux est incapable de distinguer les transitions systématiques moitié de celle de l'horloge, mais il ne peut pas s'agir d'un simple diviseur par des transitions signifiantes du signal d'entrée man, il est incapable de se



Эмеssои. La photocopie non autorisée est un délit.

-- pour les états inutilisés.

end process machine;

end case;

when others => etat <= X"0";

end if;

Figure V-20

wait on etat, piet, Tor, Tr, Tv ; -- liste de sensibilité mealy : process -- calcul de la sortie cpt.

81

Premier aperçu

Figure II-1: Une vue fonctionnelle de la commande de feux

retour1\T30/second

T10/

retour2\ Rp,Rs

Rp,Vs

Rp,0s

outils de modélisation, utilisables pour simuler le fonctionnement d'un sysème, elles ne sont pas toutes synthétisables. Ce premier aperçu va tenter de placer la scène et de donner un exemple de la différence qui peut exister entre modélisation et synthèse.

une commande de feux tricolores II.2.1. L'exemple incontournable :

ane version de feu rouge, respectons donc la tradition. Dans cet exemple nous sommes évidemment obligés d'utiliser des instructions que nous n'avons pas Rares sont les livres traitant d'électronique numérique qui ne proposent pas encore étudiées, nous tenterons de les garder suffisamment simples pour que leur sens soit évident

Ce que l'on veut obtenir

Un chemin de campagne coupe une route à grande circulation. Les flots de éhicules qui franchissent le carrefour sont contrôlés par un feu tricolore : - Par défaut le feu est au vert pour la grande route, et au rouge pour le chemin.

Quand arrive un véhicule sur le chemin, un détecteur de passage provoque le changement des feux pour 30 secondes, puis les feux reviennent à la situation par défaut.

pas bloquer la grande route. Le retour à la situation par défaut au bout des 30 secondes est donc inconditionnel, indépendant de l'état du détecteur de passage. De plus, la situation par défaut doit durer au moins 1 Si plusieurs véhicules se suivent sur le chemin de campagne, il ne faut minute. Le passage d'une situation à l'autre se fait par une séquence de sécurité qui prend 20 secondes: 10 secondes de feux orange d'un côté et rouge de l'autre, 10 secondes de feux rouges des deux côtés.

mige

sons que nous sommes encore très loin des circuits électroniques, nous ne nous Dire ce que l'on veut faire fournit presque la solution. Traduisons ce qui précède par un synoptique et un diagramme de transitions (figure II-1). Précipréoccupons donc pas encore d'horloges ou de bascules.

éteints. Les noms des sorties rappellent leurs rôles : Rp pour feu rouge sur la Sur le diagramme de transitions de la figure II-1 chaque état porte un nom première ligne) et rend actives les sorties indiquées (deuxième ligne). Les sorles non mentionnées dans un état sont inactives, les feux correspondants sont voie principale, Rs pour son homologue de la voie secondaire etc. À côté de chaque transition figure une condition qui doit être vraie pour que cette transition puisse être effectuée.

L'ensemble synoptique - diagramme de transitions est suffisamment simple pour que l'on en déduise directement un programme VHDL dont voici une version : -- feu_fonc.vhd

-- exemple fonctionnel non synthétisable

```
Rp, Op, Vp, Rs, Os, Vs : out bit );
                                                                                                                                                                         type etat_feu is (defaut, prior, sort1,
                                                                                                                                                                                                         sort2, second, retour1, retour2);
                                                                                                                                                                                                                                                                                            constant T60 : time := 60 sec ;
                                                                                                                                               architecture vue_esprit of feux is
                                                                                                                                                                                                                                      constant T10 : time := 10 sec ;
                                                                                                                                                                                                                                                                constant T30 : time := 30 sec
                                                                                                                                                                                                                                                                                                                              signal automate : etat_feu ;
                            port ( detect : in bit ;
                                                                                                                                                                                                                                                                                                                                                                                                           sorties : process
entity feux is
                                                                                          end feux ;
                                                                                                                                                                                                                                                                                                                                                                 begin
```

15

.0 .0

II V II V

<= '0' ; '0p <= '0' ; 'vp
<= '0' ; 'os <= '0' ; 'vs</pre>

Rp

17

II V II RS RS OS Rs ; Vs Rs <= '1' -II V II V II V II V II V II V ďΛ ďo Rp Rp Rp Rp ٨ ٨ ٨ ۸ اا ٨ A wait on automate; case automate is when retour2 when recour1 when defaut when second when prior when sort2 when sort1 end case;

sequence : process

end process sorties

when defaut => if detect = '0' then wait until detect = '1'; automate <= sort1; case automate is end if;

=> wait for T10 wait on automate; automate <= sort2 wait on automate; when sortl

=> wait for T10 automate <= second; wait on automate; when sort2

second => wait for T30 when

automate <= retourl; wait on automate;

wait for T10 automate <= retour2 wait on automate; retour1 => when

retour2 => wait for T10 automate <= prior when

=> wait for T60 automate <= defaut ; wait on automate; wait on automate; when prior

end process sequence; end vue_esprit end case

gramme de transitions. Le fonctionnement se comprend bien si on réalise que : Dans cet exemple nous n'avons pas cherché à minimiser la longueur du programme, préférant refléter strictement, dans le code source, la structure du dia-

chaque processus est une boucle sans fin dont le code s'exécute

985 (prior defaut) 230 oes 09 70 Sec defaut automate detect Š 50 0.5 op ф

Figure II-2: Simulation fonctionnelle de la commande de feux

- les deux processus s'exécutent simultanément, en parallèle : le processus « sequence » suit le diagramme de transitions tandis que le processus « sorties » calcule les valeurs des commandes des feux en fonction de l'état du précédent;
- la modification de la valeur d'un signal ne prend effet que quand le simulateur rencontre la fin du processus ou une instruction wait, par défaut un signal conserve sa valeur initiale;
- un processus peut se mettre en attente d'un événement (modification de a valeur d'un signal) ou d'un temps « simulateur », grâce à l'instruction wait.

L'examen rapide d'un résultat de simulation (simulateur V-system de la société Model Technology), figure II-2, nous foumit une présomption de preuve de la correction de notre programme.

Un cycle complet de blocage de la voie principale dure bien 70 secondes; si une file de véhicules occupe la voie secondaire, notre algorithme assure bien une alternance des feux verts au rythme de 60 secondes pour la voie principale et 30 secondes pour la voie secondaire.

Pour passer à un modèle synthétisable il nous faut quelque peu étoffer cerains points de notre solution, c'est l'objet du paragraphe suivant.

La façon de le réaliser

Le modèle de commande de feux précédent passe pudiquement sous silence deux aspects: Comment réalise-t-on les temporisations T10, T30 et T60 ? Trois signaux sont créés à cet effet, pilotés par une temporisation qui est réinitialisée quand l'automate est dans l'état de faut. Premier aperçu

Le synoptique de la figure II-3 reflète ces modifications ; le diagramme de transitions n'a pas de raison d'être modifié.

1

Un bloc de temporisation naïf peut être obtenu par un simple compteur, capable de compter 130 périodes d'horloge⁴ (somme de tous les temps d'attente), qui est remis à zéro quand l'automate est dans l'état de faut.

D'où un programme VHDL synthétisable:

1 5

Name of Street

-- feu_synt.vhd
-- exemple synthétisable
entity feux is
port (hor, detect : in bit ;

port (hor, detect : in bit ;
 Rp, Op, Vp, Rs, Os, Vs : out bit);
end feux ;

architecture synthese of feux is
 type etat_feu is (defaut, prior, sort1,
 sort2, second, retour1, retour2);
 signal T10, T30, T60 : bit ;
 signal temps : integer range 0 to 129 ;
 signal automate : etat_feu ;
 begin

sorties : process

 4. Solution évidemment stupide si on se pose la question du nombre de bascules utilisées, mais ce n'est pas notre propos ici.

if automate = defaut or temps = 129 then when defaut => if detect = '1' then if T10 = '1' then II V **!!** II V 11 => if T10 = '1' then => if T10 = '1' then when second => if T30 = '1' then when retour2 => if T10 = '1' then when prior => if T60 = '1' then , Rs Rs <= '1'; Rs .0. => Rs <= '0' ; Os <= '0' ; Vs <= '0' <= '1'; Rs <= '1'; 0s <= '1'; Vs <= '1'; Rs <= '1'; automate <= second ; automate <= defaut ; automate <= retourl; automate <= retour2; <= '1' automate <= sort1; Rp <= '0'; Op <= '0'; Vp automate <= sort2 automate <= prior wait until hor = '1'; wait until hor = '1'; ď∧ <= Rp Rp when retour2 => Rp => Rp do <= wait on automate; ٨ when retour1 => ٨ end process sequence ; end process sorties ; end if; end if ; end if; end if; end if; end if; end if ; case automate is case automate is when retourl sequence : process when defaut when second temps <= 0 ; when prior when sort1 when sort2 when sort2 when sortl tempo : process end case ; end case; begin begin begin

.0'; T60 => T10 <= '1' => T30 <= '1' => T10 <= '1' T10 <= '0' ; T30 <= calcul_Ti : process case temps is when 49 when 19 when 9 begin

0

II V

=> T10 <= '1' => T10 <= '1' when 129 => T60 <= '1' when others => null ; when 59 when 69 end case ;

wait on temps

end process calcul_Ti ;

end synthese;

que, quand le signal detect est toujours actif, l'état defaut de l'automate Vu de loin le résultat de simulation est identique au précédent, ce qui est rassurant. En examinant le chronogramme de près, cependant, on constaterait dure une période d'horloge, au lieu d'un temps nul dans le modèle purement fonctionnel. Cette durée minimum est caractéristique d'un système synchrone.

ties et calcul_Ti génèrent-ils des fonctions combinatoires, alors que les Concernant la description de l'automate, la différence majeure réside dans le mécanisme d'attente du processus correspondant : seul un événement relatif à l'horloge est susceptible de le faire évoluer. Pourquoi les processus sorest une histoire qui mérite une attention toute particulière, mais n'anticipons processus sequence et tempo génèrent des machines d'états synchrones, nas. Nous reviendrons en détail sur ces remarques importantes.

II.2.2. Le couple entity architecture

Un opérateur élémentaire, un circuit intégré, une carte électronique ou un ties et par la fonction réalisée de façon interne. Ce double aspect - signaux de communication et fonction - se retrouve à tous les niveaux de la hiérarchie d'une application. L'élément essentiel de toute description en VHDL, nommé système complet est complètement défini par des signaux d'entrées et de sordesign entity dans le langage, est formé par le couple entity - architecture, qui décrit l'apparence externe d'une unité de conception et son fonctionnement nterne

La boîte noire : une entité

La déclaration d'entité décrit l'interface entre le monde extérieur et une unité de conception : signaux d'entrées et de sorties et, éventuellement, paramètres génériques (i.e. constantes dont la valeur est fixée par l'environnement de l'unité considérée). La déclaration d'entité peut également contenir des insructions concurrentes passives, c'est à dire qui ne contiennent aucune affecation de signaux; de telles instructions ne génèrent pas de circuit lors du processus de synthèse.

-

même circuit peut, par exemple, être décrit de façon purement fonctionnelle extérieur le même aspect, avec des fonctionnements internes différents. Le ors de la conception, et de façon structurelle pour contrôler le bon respect des Une même entité peut être associée à plusieurs architectures différentes. Elle décrit alors une classe d'unités de conception qui présentent au monde ègles temporelles de ses constituants physiques.

```
and [ antity ] [ identifier ] ;
                                                         [ generic ( generic_list ) ; ]
                                                                                        [ port ( port_list ) ; ]
                                                                                                                                                                                 entity_statement_part ]
                                                                                                                       entity_declarative_part
entity_declaration ::=
                            entity identifier is
                                                                                                                                                    [ begin
```

sont connues de toutes les architectures qui partagent la même entité. Nous n'en détaillerons pas ici les contenus, certains exemples illustreront leur utilisation éventuelle. Notons cependant qu'en ce qui concerne les instructions, seules des instructions « passives », c'est à dire qui ne provoquent aucun changement de signal, sont légales dans l'entité. Il est, par exemple, possible de vérifier à cet endroit que des spécifications électriques concernant les signaux La zone déclarative (entity_declarative_part) et la zone d'insfructions (entity_statement_part) contiennent des informations qui d'entrées, comme une largeur minimum d'impulsion, sont respectées.

Rappelons que, dans ces descriptions syntaxiques, les mots réservés du langage sont indiqués en caractères gras et que les éléments entre crochets ne sont oas obligatoires.


Exemples

Une déclaration d'entité pour un multiplexeur de quatre voies vers une voie


sel : in bit_vector(1 downto 0); port(e0,e1,e2,e3 : in bit ; sort : out bit) ; entity mux4_1 is end mux4_1; Ended in Filtre numerique lecused du 1200 amidec : fonctionnement du circui Exercices.


if din = '1' then etat <= plus; if din = '1' then etat <= plus ; if din = '1' then etat <= moins ; if din = '1' then etat <= moins etat <= mzero ; else etat <= pzero ; else etat <= mzero ; wait until hor = '1'; moinsout <= etat(1); end if; when others => end if; end if; end if; end process encode; when mzero => when pzero => when moins => when plus => encode : process case etat is end case; end amidir ;

amidec ou amidir : simulation fonctionnelle du programme source



amidir: fonctionnement du circuit





10. Étude d'un filtre numérique

Un filtre numérique récursif du premier ordre peut être modélisé par le programme ci-dessous :

```
sort <= (30.0 * sortret + din + dinret)/32.0;
                                                                                                                                                           signal dinret, sort, sortret : real
                                                                                                                                     architecture comporte of passe_bas is
                                                                                        dout : out real := 0.0 ) ;
                                                                                                                                                                                                                                                                        wait until hor = '1'
                                                                                                                                                                                                                                                                                                                                                                                                                                        sortret <= sort ;
                                                                 din : in real ;
                    port(hor : in bit;
                                                                                                                                                                                                                                                                                                                                              sortret <= 0.0;
                                           raz : in bit ;
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           end process retards;
                                                                                                                                                                                                                                                                                                                        dinret <= 0.0;
                                                                                                                                                                                                                                                                                                                                                                                                                 dinret <= din ;
                                                                                                                                                                                                                                                                                                                                                                                                                                                             dout <= sort ;
                                                                                                                                                                                                                                                                                               if raz = '1' then
                                                                                                                                                                                                                                                                                                                                                                  dout <= 0.0;
entity passe_bas is
                                                                                                                                                                                                                              retards : process
                                                                                                                end passe_bas ;
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 end comporte ;
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    end if;
                                                                                                                                                                                    begin
                                                                                                                                                                                                                                                       begin
```

96

228

230

Dans les courbes précédentes les échelles verticales des signaux d'entrée et de sortie ne sont pas identiques, le gain statique du filtre est égal à 1 (on ne Une simulation fonctionnelle fournit la réponse à un échelon de ce siltre ; demande pas de le démontrer). · Ce filtre n'est pas synthétisable dans un circuit programmable de complexité raisonnable. Pourquoi ?

Une première version synthétisable de ce filtre est donnée par le programme:

dout : out integer range 0 to 255 := 0) din : in integer range 0 to 255 ; port(hor : in bit ; raz : in bit ; entity passe_bas is end passe_bas ;

signal dinret, sort, sortret : integer range 0 to 255 architecture comporte of passe_bas is · 0 =:

sort <= (30 * sortret + din + dinret)/32 retards : process begin

begin

wait until hor = '1' if raz = '1' then sortret <= 0 ; dinret <= 0;

dinret <= din; dout <= 0; else

sortret <= sort end process retards ; dout <= sort ; end if;

On applique un échelon d'amplitude 255 à l'entrée du filtre, quelle Combien de bascules doit contenir, au minimum, le circuit cible ? devrait être, idéalement, la valeur finale de la sortie?

- Quelle est l'origine de ce dysfonctionnement ? (pour trouver la réponse La valeur finale atteinte par la version précédente du filtre est 240, on pourra, par exemple, se poser la question de la réponse du filtre à un échelon d'amplitude inférieure à 16.)
- Une version corrigée du programme précédent correspond à l'architecure fournie ci-dessous:

```
11
                                                   signal sort, sortret : integer range 0 to 8191
                        signal dinret : integer range 0 to 255 := 0 ;
                                                                                                sort <= (15 * sortret)/16 + din + dinret
architecture comporte2 of passe_bas is
                                                                                                                                                                                                                                                                                                                                                                        dout <= (sort + 16)/32
                                                                                                                                                                        wait until hor = '1'
                                                                                                                                                                                                                                                                                                                                                 sortret <= sort ;
                                                                                                                                                                                                                                                                                                                        dinret <= din ;
                                                                                                                                                                                                 if raz = '1' then
                                                                                                                                                                                                                                                    sortret <= 0;
                                                                                                                                                                                                                                                                                                                                                                                                                          end process retards
                                                                                                                                                                                                                          dinret <= 0;
                                                                                                                                                                                                                                                                        dout <= 0 ;
                                                                                                                        retards : process
                                                                                                                                                                                                                                                                                                                                                                                                                                                end comporte2;
                                                                                                                                                                                                                                                                                                                                                                                                 end if;
                                                                            begin
                                                                                                                                                   begin
```

Quelle est l'amélioration ?

- Quel est le coût de cette amélioration en terme de complexité du circuit cible du processus de synthèse? (justifier cette augmentation de complexité.)
- Une autre version correcte du filtre est celle ci-dessous :

```
signal sort, retard : integer range 0 to 8191 :=
architecture comported of passe_bas is
                                                                                                                                                                    wait until hor = '1'
                                                                                    sort <= retard + din ;
                                                                                                                                                                                              if raz = '1' then
                                                                                                                                                                                                                          retard <= 0;
                                                                                                                retards : process
                                                                                                                                          begin
```

end comporte

retard <= (15*sort)/16 + din ; dout <= (sort + 16)/32; end process retards end comporte3; end if; else

Montrer que la fonction réalisée est la même. Qu'a-t-on gagné?

complexe. Certains outils de synthèse n'acceptent pas cette opération dans le cas général. Comment pourrait-on contourner cette difficulté? Toutes les versions précédentes utilisent une multiplication, opération À quelle opération simple correspond une division par 16 ou par 32 ? (On proposera une modification au dernier programme.)

Le filtre étudié précédemment a une constante de temps liée de façon rigide à la période de son horloge. Comment pourrait on créer un filtre du premier ordre « universel », dont la constante de temps soit paramétrable? Quel problème cela pose-t-il en synthèse?

Bibliographie

Méthodes de synthèse et VHDL

R. Airiau, J.M. Bergé, V. Ohve, J. Rouillard, VHDL du langage à 14 modélisation, Presses Polytechniques of Universitaires Romandes - 1990

J. Weber, M. Meaudre, Circuits rumériques et synthèse logique sun outil : VHDL, Masson - 1995.

Z. Navabi, VHDL: Analysis and Modeling of Digital Systems, McGraw Hill - 1993.

K. Skahill, VHDL for programmable logic, Addison-Wesley / 1996 R. Lipsett, C. Schaefer, C. Ussery, VHDL hardware description and design, Kluwer

Academic - 1989.

Armstrong, Chip Level Modelling in VHDL, Prentice Hall – 1988. Introduction to VHDL, Mentor Graphics – 1992.

AutoLogic VHDL Reference Manual, Mentor Graphics - 1994. /HDL Reference Manual, Mentor Graphics - 199

EEE Standard VHDL Language Reference Manyal, Sta 1076-1993, IEEE - 1993. EEE Standard 1076 VHDL Tutorial, CLSI - 1989.

Librairies des logiciels SYNARIO (DATA IØ), V-SYSTÈM (Model Tech), WARP (CYPRESS), FPGA EXPRESS (SYMOPSIS).

PAL device Handbook, Advanced Micro Devices - 1988; réfèrence ancienne qui I.M. Bemard, Conception structurée des systèmes logiques, Eyrolles – 1987

F.J. Hill, G.R. Peterson, Computer added logical design with emphasis on VLSI, Jonh contient une excellente introduction à la synthèse logique. Wiley & sons - 1993.

C. Mead, L. Conway, Introduction to VLSI systems, Addison-Wesley – 1980

Circuits et opérateurs logiques

D.A. Hodges, H.G. Jackson, Analysis and design of digital integrated circuits Christian Tavernier, Circulis logiques programmables, Dunod - 1996

McGraw Hill 1988.

J. Millman, A. Grabél, Microelectronics, McGraw Hill - 1988; existe en traduction française chez le même éditeur.

FPGA data book and design guide, ACTEL. Data Book, ALTERA.

Programmable Logic, Cypress.

Data Book, Handbook, Lattice.

FPGA Applications Handbook, Texas Instrument.

The Programmable Logie Data Book, Xilinx.

ELECTRONIQUE NUMERIQUE

PROJETS

CORRIGES

Projets Corrigés.

PROJETS - CORRIGES

1. Compteur synchrone modulo 16

Voir livre VHDL (Meaudre & all ...) page 228 à 232.

2. Commande de feux tricolores pour piétons

Voir livre VHDL (Meaudre & all ...) page 14 à 20.

TD 7 CORRIGE. REVISION LOGIQUE COMBINATOIRE & SEQUENTIELLE

1. Transcodeur Grey sur 3 bits $abc \rightarrow BCD$ sur 3 bits xyz


| <i>y</i> . 1 | | | | |
|--------------|----|----|----|----|
| a bc | 00 | 01 | 11 | 10 |
| 0 | 0 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 0 |

| z , , , , . | | | | | | |
|---------------------------|----|----|----|----|--|--|
| a bc | 00 | 01 | 11 | 10 | | |
| 0 | 0 | 1 | 0 | 1 | | |
| 1 | 1 | 0 | 1 | 0 | | |
| $z = a \oplus b \oplus c$ | | | | | | |

2. Inhibition

$$Y = A \cdot \overline{I}$$

3. Démultiplexeur 1→8



4. Multiplexeur $2 \rightarrow 1$

a-
$$Y = A \cdot \overline{S} + B \cdot S$$

b-
$$Y = (S+A) \cdot (\overline{S}+B)$$

$$\overline{Y} = S \cdot \overline{B} + \overline{S} \cdot \overline{A}$$

5. Multiplexeurs 4→1

| Multiplexeur 1 | | |
|----------------|--|--|
| $e_0 = 0$ | | |
| $e_1 = 0$ | | |
| $e_2 = 0$ | | |
| $e_3 = 1$ | | |


| Multiplexeur 2 | |
|----------------|--|
| $e_0 = 1$ | |
| $e_1 = 0$ | |
| $e_2 = 0$ | |
| $e_3 = 0$ | |

| Multiplexeur 3 | | | |
|----------------|--|--|--|
| $e_0 = 1$ | | | |
| $e_1 = 0$ | | | |
| $e_2 = C$ | | | |
| $e_3 = 0$ | | | |

6. Synthèse de Compteur synchrone 2 bits à bascules JK

 $\int J_0 = 1$

$$\begin{bmatrix} K_0 = 1 \\ & & \\ & & \\ & & \\ & & \\ & & \end{bmatrix}$$



ELECTRONIQUE NUMERIQUE

CORRIGES

ANNEXE


TD 5 Corrrigé. MICROPROCESSEUR. MICROCONTRÔLEUR

0. Base Hexadécimale et Binaire

$$127_D = 0111 \ 1111_B = 7F_H$$
 (0111_B = 7_H et 1111_B = F_H)

1. Segment de programme d'addition

Mémoire




Segment de programme pour addition de 10+5+18


2. Opération logique et registre d'état

(Accumulateur) =
$$00_H$$


$$Z = 1$$

3. Pile







a) Empilement du contenu du registre de données/adresse



b) Empilement de l'accumulateur et du registre d'état




(c) Restauration de l'accumulateur et du registre d'état par dépilement



(d) Restauration du registre de données/adresse par dépilement

4. Programmation du microprocesseur (opérations arithmétiques)



Unc Unité Centrale Microprocesseur

M: Mémoire

Organigramme fonctionnel de l'addition

| | | | de trois nombres | | |
|-----------|------------|----------|--|--|--|
| Etiquette | Mnémonique | Opérande | Commentaire | | |
| | LXI | Н,2010Н | ; Charger la paire <i>HL</i> de l'adresse 2010H. (La paire <i>HL</i> sera utilisée comme pointeur d'adresse) | | |
| Y-0 | MOV | A,M | ; Charger le premier nombre en mémoire 2010H dans l'accumulateur | | |
| | INX | Н | : Incrémenter la paire HL à 2011H | | |
| | ADD | М | ; 'Add, le second nombre en mémoire 2011H à l'accumulateur . | | |
| W-11 - SW | INX | Н | ; Incrémenter la paire HL à 2012H | | |
| | ADD | М | ; Add. le troisième nombre en mémoire 2012H à l'accumulateur | | |
| | INX | Н | ; Incrémenter la paire HL à 2013H | | |
| | MOV | M,A | ; Ranger la somme contenue dans l'accumulateur en mémoire 2013H | | |
| | HLT | | : Stopper l'UCM | | |
| | | | | | |

Début Charger 2010H dans HL Charger A avec le 1er nombre pris dans M Incrémenter HL à 2011H Add. second nombre de M à A Incrémenter HL à 2012H Add. trois. nombre de MàA Incrémenter HL à 2013H Ranger la somme en M Stop

Organigramme détaillé

4

| Adresse (hexa) | Contenu (hexa) | Etiquette | Mnémonique | Opérande - | Commentaire |
|-------------------|-------------------|-----------|------------|-----------------|---|
| 2020 | 21 | - | LXI | <i>H</i> ,2010H | ; Charger l'adresse 2010H dans la paire HL qui sera utilisée comme pointeur d'adresse |
| 2021 | 10 | | | | . , |
| 2022 | 20 | | | | |
| 2023 | 7E | | MOV | A,M | ; Charger le premier nombre en mémoire 2010H dans l'accumulateur |
| 2024 | 23 | | INX | Н | ; Incrémenter la paire HL à 2011H |
| 2025 | 86 | | ADD | М | ; Add. le second nombre en mémoire 2011H à l'accumulateur |
| 2026 | 23 | | INX | Н | ; Incrémenter la paire HL à 2012H |
| 2027 | 86 | | ADD | М | ; Add, le troisième nombre en mémoire 2012H à l'accumulateur |
| 2028 | 23 | | INX | Н | ; Incrémenter la paire HL à 2013H |
| 2029 | 77 | | MOV | M,A | ; Ranger la somme contenue dans l'accumulateur en mémoire 2013H |
| 202A | 76 | | HLT | | ; Stopper l'UCM |

Programme d'addition et de rangement en code machine et en assembleur

Mémoire de données

| | | - | |
|-------------------|-------------------|----------|-------|
| Adresse (hexa) | Contenu (hexa) | | |
| 2010 | 0F | | |
| 2011 | 09 | | |
| 2012 | 06 | | |
| 2013 | | ← | Somme |
| | | 1 | |

Mémoire de programme

| 2020 | 21 | |
|------|----|---|
| 2021 | 10 | Instruction 1— Charger HL |
| 2022 | 20 | |
| 2023 | 7E | Instruction 2—Charger 1 ^{er} nombre dans A |
| 2024 | 23 | Instruction 3—Incrémenter HL |
| 2025 | 86 | Instruction 4—Add. second nombre |
| 2026 | 23 | Instruction 5—Incrémenter HL |
| 2027 | 86 | Instruction 6—Add, troisième nombre |
| 2028 | 23 | Instruction 7— Incrémenter HL |
| 2029 | 77 | Instruction 8— Ranger la somme |
| 202A | 76 | Instruction 9— Stop |
| | | |
| | | |

Image mémoire et instructions pour l'addition de 3 nombres et le rangement de la somme

5. Programmation du microprocesseur (branchements)

| Etiquette | Mnémonique | Opérande | Commentaires |
|-----------|------------|---------------|--|
| | MVI | <i>A</i> ,0FH | ; Charger le premier nombre (15 ₁₀) dans l'accumulateur |
| | MVI | <i>L</i> ,06H | ; Charger le second nombre (6_{10}) dans le registre L |
| | СМР | L | ; Comparer (A) et (L) Indicateur $CY = 1$ si $A < L$ |
| | 1C | STORE L | ; Sauter à STORE L si $CY = 1$ (si $A < L$); sinon continuer par l'instruction suivante |
| | STA | 2040H | ; Ranger (A) en mémoire 2040H |
| | нгт | | ; Stopper l'UCM après rangement de (A) |
| STORE L | MOV | A,L | ; Transférer (L) à l'accumulateur |
| | STA | 2040H | ; Ranger (A) en mémoire 2040H |
| | HLT | | ; Stopper l'UCM après rangement de (L) |

Programme en assembleur utilisant la branche "rangement de A"

| Etiquette | Mnémonique | Opérande | Commentaires |
|-----------|------------|---------------|--|
| | MVI | <i>A</i> ,0AH | ; Charger le premier nombre (10 ₁₀) dans l'accumulateur |
| | MVI | L,0EH | ; Charger le second nombre (14 ₁₀) dans le registre L |
| | СМР | L | Comparer (A) et (L) Indicateur $CY = 1 \cdot iA < L$ |
| | JC | STORE L | ; Sauter à STORE L si $CY = 1$ (si $A < L$); sinon passer à l'instruction en séquence |
| | STA | 2040H | ; Ranger (A) en mémoire 2040H |
| | HLT | | ; Stopper l'UCM après rangement de (A) |
| STORE L | MOV | A,L | ; Transferer (L) à l'accumulateur |
| | STA | 2040H | ; Ranger (A) en mémoire 2040H |
| | HLT | | ; Stopper l'UCM après rangement de (L) |

Programme en assembleur utilisant la branche "rangement de L"

6. Programmation du microprocesseur (boucles)

| Etiquette | Mnémonique | Opérande | Commentaire |
|-----------|------------|----------|---|
| | LXI | H,2040 | ; Charger 2040H dans la paire HL qui sera utilisée comme pointeur d'adresse |
| | XRA | A | ; RAZ l'accumulateur à $00H[(A) \oplus (A) = 00H$ dans l'accumulateur] |
| LOOP | MOV | M,A | ; Ranger le contenu de l'accumulateur en mémoire pointée par la paire HL |
| | INX | Н | ; Incrémenter la paire HL |
| | INR | Α | ; Incrémenter l'accumulateur |
| | · CPI | 09H | ; Comparer – (A) = 09H ? Si (A) = 09H, l'indicateur de zéro est initialisé à 1 |
| | JNZ | LOOP | ; Sauter à LOOP si $Z = 0$ [si (A) < 09H]; sinon continuer en séquence |
| | HLT | | ; Stopper l'UCM |

Version en assembleur du programme

7. Programmation du microprocesseur (sous-programme)

| | 1 | T | |
|-----------|------------|-----------------|---|
| Etiquette | Mnémonique | Opérande | Commentaire |
| | LXI | SP,20C0H | ; Charger 20C0H dans le pointeur de pile |
| START | LXI | <i>H</i> ,2040H | ; Charger 2040H dans la paire HL qui servira de pointeur d'adresse du programme principal |
| | XRA | A | ; RAZ accumulateur à 00H |
| | ADD | М | : Add. (A) à la mémoire 2040H (le premier nombre à ajouter est en 2040H) |
| | INX | Н | ; Incrémenter la paire HL à 2041H |
| | ADD | М | ; Add. (A) à la mémoire 2041H (le second nombre à ajouter est en 2041H) |
| | PUSH | PSW | ; Empiler (A) et les indicateurs |
| | CALL | MULTIPLY | ; Appeler le S.P. MULTIPLY en mémoire 2050H |
| | INX | Н | ; Incrémenter la paire HL à 2042H |
| | MOV | M,A | ; Ranger le produit en mémoire 2042H |
| | POP | PSW | , Dépiler et restaurer (A) et les indicateurs |
| | CPI | 10H | ; Comparer (A) et $10H[(A) - 10H]$, si (A) < 10H, CY = 1; sinon $CY = 0$ |
| | JC | START | ; Sauter à START (mémoire 2003H) si $CY = 1$; sinon continuer en séquence |
| | HLT | | ; Stopper l'UCM |

Programme en assembleur relatif au problème

| Etiquette | Mnémonique | Opérande | Commentaires |
|-----------|------------|---------------|---|
| | PUSH | Н | ; Empiler les contenus des registres H et L pour sauvegarder le contenu de la paire HL |
| | MVI | <i>L</i> ,02H | ; Charger 02H (facteur d'échelle) dans L ; 02H est le $multiplicateur$ |
| | MOV | H,A | ; Transférer $(A) \rightarrow (H)$; contenu de $H = multiplicande$ sauvegarder la somme dans H |
| | XRA | A - | ; RAZ A |
| LOOP | ADD | Н | ; Add. $(H) + (A)$; ranger la somme dans A |
| | STA | 2020H | ; Ranger (A) en mémoire 2020H (2020H sert de mémoire temporaire) |
| | MOV | A,L | ; Tranférer (L) en A |
| | DCR | A | ; Décrémenter le registre A |
| | MOV | L,A | ; Transférer (A) en L |
| | LDA | 2020H | ; Charger le contenu de la mémoire temporaire 2020H en A (restauration de A à partir de la mémoire 2020H) |
| | JZ | DONE | ; Sauter en DONE (mémoire 2065H) si $Z=1$ ou si (L) est décrémenté à 00H ; sinon continuer en séquence |
| | JMP | LOOP | ; Sauter toujours à LOOP (adresse 2055) |
| DONE | POP | Н | ; Dépiler et restaurer le contenu de la paire HL |
| | RET | | ; Retourner au programme principal |

Programme en assembleur relatif à l'organigramme réalisant le sous-programme MULTIPLY Cla multiplication est réalisée comme un cumul de sommes)